Sintesi dei brevetti

Implementazione a stack singolo di un codificatore/decodificatore Reed-Solomon

Brevetto numero 5.396.502

La presente invenzione riguarda un'unità di correzione degli errori (ECU) che utilizza un'architettura a pila singola per la generazione, la riduzione e la valutazione dei polinomi coinvolti nella correzione di un codice Reed-Solomon. Il circuito utilizza lo stesso hardware per generare i sindromi, ridurre i polinomi .OMEGA.(x) e .LAMBDA.(x) e valutare i polinomi .OMEGA.(x) e .LAMBDA.(x). Anche alcune delle specifiche coinvolte nel calcolo e nella riduzione dei polinomi sopra menzionati sono nuove. In primo luogo, l'implementazione del moltiplicatore generale del campo di Galois è nuova e più veloce rispetto alle implementazioni precedenti. In secondo luogo, il circuito per l'implementazione della funzione inversa del campo di Galois non è presente nei progetti precedenti. In terzo luogo, viene utilizzato un metodo innovativo per generare i polinomi .OMEGA.(x) e .LAMBDA.(x) (compreso l'allineamento di questi polinomi prima della valutazione). In quarto luogo, le correzioni vengono eseguite nello stesso ordine in cui vengono ricevute, utilizzando una fase di premoltiplicazione prima della valutazione. Quinto, viene utilizzato un metodo innovativo di implementazione dei flag per gli errori non correggibili. In sesto luogo, l'ECU è guidata dai dati, nel senso che non succede nulla se non ci sono dati. Infine, i dati interlacciati sono gestiti internamente al chip.

Sistema di compressione adattiva dei dati con logica di corrispondenza delle stringhe sistolica

Brevetto numero 5.532.693

Un sistema di compressione dati adattativo senza perdita di dati con logica di corrispondenza sistolica delle stringhe esegue la compressione e la decompressione alla velocità massima di un simbolo per ciclo di clock. Il sistema di compressione adattiva dei dati utilizza un miglioramento dell'algoritmo LZ1. Una memoria indirizzabile al contenuto (CAM) viene utilizzata per memorizzare gli ultimi n simboli in ingresso. La CAM è stazionaria, i dati memorizzati non vengono spostati all'interno della CAM, ma piuttosto la CAM viene utilizzata come una coda circolare controllata da un contatore di indirizzi di scrittura (WREN). Durante un'operazione di compressione, un nuovo simbolo di ingresso può essere scritto nella CAM a ogni ciclo di clock, mentre contemporaneamente il resto della CAM viene cercato per il simbolo di ingresso. A ogni parola dell'array CAM sono associati una String Match State Machine (SMSM) e un modulo logico di indirizzo (ALM). Questi moduli rilevano la presenza di stringhe memorizzate nell'array CAM che corrispondono alla stringa di ingresso corrente e riportano l'indirizzo della stringa corrispondente più lunga e più vicina al puntatore dell'indirizzo di scrittura. I moduli SMSM costituiscono un array logico sistolico, in cui le informazioni di stato vengono spostate in modo sincrono nella direzione del puntatore dell'indirizzo di scrittura. Le stringhe sono rappresentate da un codice stringa che comprende un valore di lunghezza, che rappresenta la lunghezza della stringa, e un valore di posizione, che rappresenta la posizione nella CAM dell'inizio della stringa. Durante un'operazione di decompressione, vengono immessi nel sistema i singoli simboli e i codici stringa. I simboli vengono memorizzati nella CAM e la logica di controllo emette i simboli dei dati decompressi utilizzando i dati memorizzati e i codici stringa.

Sistema di convertitori a radiofrequenza (RF) con commutazione di protezione distribuita e relativo metodo

Brevetto numero 5.666.646

La presente invenzione riguarda un sistema di conversione RF migliorato. Il sistema di conversione RF è costituito da una pluralità di moduli di conversione RF configurati per il funzionamento ridondante del sistema mediante una commutazione di protezione distribuita in una configurazione attiva "a margherita". La configurazione "a margherita" distribuisce le funzioni di commutazione della protezione del convertitore a ogni singolo modulo del convertitore RF attraverso un modulo di commutazione accoppiato a ciascuno dei moduli del convertitore RF. La "daisy chain" termina con un convertitore RF di riserva che assume la frequenza e l'attenuazione di un modulo convertitore RF guasto. Un bus ad alta velocità fornisce un'interfaccia di comunicazione tra ciascuno dei moduli convertitori RF online e il modulo convertitore RF di backup, in modo che quest'ultimo possa rilevare i guasti e riconfigurare il sistema per sostituire un modulo convertitore RF guasto. Quando viene rilevato un guasto su un modulo convertitore RF, il modulo convertitore RF guasto può essere staccato dal sistema di conversione RF attivo separando il modulo convertitore RF dal suo modulo di commutazione, lasciando intatto il sistema di conversione RF attivo online attraverso il modulo di commutazione. La commutazione di protezione distribuita in una configurazione attiva "a margherita" può essere utilizzata anche per fornire una protezione di backup affidabile per altri tipi di apparecchiature di comunicazione.

Apparecchio e metodo per aumentare l'accesso ai dati in un sistema di caching orientato ai file di rete

Brevetto numero 5.682.514

Un apparecchio per aumentare l'accesso ai dati in una rete orientata ai file comprende un computer file server dotato di un sistema operativo, una prima memoria, una memoria di archiviazione permanente e un processore, un computer di verifica della cache collegato operativamente al computer file sever in modo da formare una rete per il trasferimento rapido dei dati, il computer di verifica della cache dotato di un sistema operativo, una prima memoria e un processore con mezzi per eseguire un'operazione sui dati memorizzati nella memoria di archiviazione permanente del computer file server per produrre una firma dei dati, un computer client remoto dotato di un sistema operativo, una prima memoria, una memoria cache e un processore con mezzi per eseguire un'operazione sui dati memorizzati nella memoria cache per produrre una firma dei dati, un server di comunicazione che collega operativamente il computer client remoto al computer di verifica della cache e al computer file sever, e un comparatore associato operativamente al computer di verifica della cache per confrontare le firme dei dati tra loro per determinare se la firma dei dati del client remoto è valida.

Finestra scorrevole con sistema di compressione dati big gap

Brevetto numero 5.694.125

Un sistema di compressione dei dati a finestra scorrevole con big gap è semplice da implementare e offre una buona compressione su un'ampia gamma di immagini bilevel. Un compressore a finestra scorrevole con una finestra di dimensioni molto ridotte viene utilizzato insieme a un buffer di memorizzazione sufficientemente grande da contenere almeno un'intera linea di scansione di simboli di dati. Al buffer di memoria è collegato un circuito che verifica la corrispondenza tra il simbolo di dati in arrivo e un simbolo memorizzato in una specifica posizione programmabile. Questa posizione programmabile si trova di preferenza a una lunghezza esatta della linea di scansione. Le posizioni di corrispondenza si trovano all'interno dell'intervallo della finestra piccola o sono esattamente uguali alla posizione specifica programmabile. L'intero compressore può essere visto come una finestra scorrevole con un grande intervallo (SWBG). Questa finestra scorrevole ha una lunghezza corrispondente alla lunghezza della linea di scansione e comprende la finestra piccola seguita da un grande intervallo e quindi dalla posizione specifica programmabile, alla fine della linea di scansione.

RAM multiporta da utilizzare con un decodificatore Viterbi

Brevetto numero 5.822.341

Una struttura a blocchi di memoria da utilizzare all'interno di un decodificatore viterbi comprende più RAM a doppia porta configurate come RAM multiporta. La struttura a blocchi di memoria è configurata in modo da consentire un'operazione di scrittura di una parola e un'operazione di lettura di N parole durante un singolo ciclo di clock, al fine di ottenere un simbolo di uscita decodificato per periodo di clock utilizzando l'algoritmo viterbi. Utilizzando RAM a doppia porta, si ottiene una struttura a blocchi di memoria più densa e meno costosa. Un flusso codificato di simboli di ingresso viene immesso nel decodificatore viterbi e scritto nella struttura a blocchi di memoria una parola alla volta. Una volta che X+Y bit sono stati scritti nella struttura a blocchi di memoria, il decodificatore legge N parole dalla struttura a blocchi di memoria, leggendo simultaneamente X+Y parole ed emettendo Y bit alla volta alla fine del percorso a ritroso nella memoria. Questo processo viene ripetuto una volta che le successive Y parole sono state scritte nel blocco di memoria 22, con X+Y parole che vengono ripercorse e i bit Y appropriati che vengono emessi, fino a quando l'intero flusso codificato di simboli di ingresso è stato decodificato.

Apparecchiatura e metodo per aumentare l'accesso ai dati in un sistema di caching orientato ai file di rete

Brevetto numero 5.835.943

Un apparecchio per aumentare l'accesso ai dati in una rete comprende un computer file server dotato di una memoria di archiviazione permanente, un computer di verifica della cache collegato operativamente al computer file server in modo da formare una rete per il trasferimento rapido dei dati, il computer di verifica della cache dotato di un sistema operativo, una prima memoria e un processore con mezzi per eseguire un'operazione sui dati memorizzati nella memoria di archiviazione permanente del computer file server per produrre una firma dei dati caratteristica di uno dei file e delle directory, un computer client remoto dotato di un sistema operativo, una prima memoria, una memoria cache e un processore con mezzi per eseguire un'operazione sui dati memorizzati nella memoria cache per produrre una firma dei dati, un server di comunicazione collegato operativamente al computer client remoto al computer di verifica della cache e al computer file server e comparatori associati operativamente al computer di verifica della cache e al computer client remoto per confrontare le firme dei dati tra loro per determinare se la firma dei dati del client remoto è valida.

Apparecchiatura e metodo per aumentare l'accesso ai dati in un sistema di caching orientato agli oggetti dei file di rete

Brevetto numero 6.012.085

Un apparecchio per aumentare l'accesso ai dati in una rete comprende un computer server per file/oggetti dotato di una memoria di archiviazione permanente, un computer per la verifica della cache collegato operativamente al computer server per file/oggetti in modo da formare una rete per il trasferimento rapido dei dati, il computer per la verifica della cache dotato di un sistema operativo, una prima memoria e un processore in grado di eseguire un'operazione sui dati archiviati nella memoria di archiviazione permanente del computer server per file/oggetti per produrre una firma dei dati caratteristica di uno dei file, degli oggetti e delle directory, un computer client remoto dotato di un sistema operativo, una prima memoria, una memoria cache e un processore in grado di eseguire un'operazione sui dati memorizzati nella memoria cache per produrre una firma dei dati, un server di comunicazione collegato operativamente al computer client remoto al computer di verifica della cache e al computer server di file/oggetti e comparatori associati operativamente al computer di verifica della cache e al computer client remoto per confrontare le firme dei dati tra loro per determinare se la firma dei dati del client remoto è valida.

Sintetizzatore multifrequenza ibrido analogico-digitale a loop di blocco di fase

Brevetto numero 6.028.460

Un sintetizzatore ibrido multifrequenza è composto da un loop di blocco di fase analogico, un loop di blocco di fase digitale e un monitor del loop di blocco di fase. Il loop di blocco di fase digitale fornisce una modalità di acquisizione della frequenza accelerata e precisa per il sintetizzatore. L'anello di blocco di fase analogico fornisce una modalità operativa robusta dopo l'acquisizione della frequenza. Il monitor dell'anello di blocco di fase fornisce un circuito di controllo che monitora il sintetizzatore per le perturbazioni di frequenza e fase. Il monitor del loop di blocco di fase controlla un interruttore elettronico che seleziona il loop di blocco di fase analogico o digitale. L'invenzione è inoltre caratterizzata da un filtro passa-banda programmabile, dal rilevamento della sensibilità di picco e da una funzione di blocco rapido.

Apparecchiatura e metodo per aumentare l'accesso ai dati in un sistema di caching orientato agli oggetti

Brevetto numero 6.122.637

Un apparecchio dotato di un computer server di oggetti con un sistema operativo, una prima memoria, una memoria di archiviazione permanente e un processore con un modulo per eseguire un'operazione su dati di oggetti predeterminati memorizzati nella memoria di archiviazione permanente del computer server di oggetti per produrre una firma del computer server di oggetti dei dati di oggetti predeterminati e un computer client remoto operativamente associato al computer server di oggetti con un sistema operativo, una prima memoria, una memoria cache e un processore con un modulo per eseguire un'operazione su dati di oggetti predeterminati simili memorizzati nella memoria cache e richiamare la firma dei dati di oggetti predeterminati simili, e un comparatore operativamente associato al computer client remoto per confrontare la firma dei dati di oggetti predeterminati con la firma dei dati di oggetti predeterminati simili per determinare se la firma dei dati di oggetti predeterminati simili è valida.

Apparecchiatura e metodo per aumentare la velocità in un sistema server/client orientato ai file/oggetti di rete

Brevetto numero 6.339.787

Un apparecchio per aumentare l'accesso ai dati del tipo comprendente almeno uno dei file, degli oggetti e delle directory in una rete orientata ai file/oggetti comprende un computer server di file/oggetti dotato di un sistema operativo, di una prima memoria, di una memoria di archiviazione permanente e di un processore, un computer client remoto collegato operativamente al computer server di file/oggetti in modo da trasferire rapidamente gli oggetti di dati, dotato di un sistema operativo, di una prima memoria, di una memoria di archiviazione permanente e di un processore, un collegamento di comunicazione che collega operativamente il computer client remoto e il computer server di file/oggetti e che include un router per l'instradamento tra una rete WAN e una LAN, un software associato a uno dei computer server di file/oggetti e al computer client remoto per determinare se gli oggetti di dati sono trasferiti attraverso la rete WAN o la LAN, un software associato a uno dei computer server di file/oggetti e al computer client remoto per comprimere gli oggetti di dati dopo aver rilevato il trasferimento attraverso la rete WAN e un software per assemblare gli oggetti di dati in un flusso e trasferire gli oggetti di dati attraverso una delle reti WAN e LAN.

Decodificatore di codice prodotto Turbo

Brevetto numero 6.526.538

La presente invenzione è un decodificatore di codice prodotto turbo in grado di decodificare schemi di codifica multidimensionali. Il decodificatore può essere implementato in qualsiasi sistema di comunicazione digitale in grado di ricevere un flusso di dati codificati. Il decodificatore è configurato per ricevere valori di decisione morbidi. Il decodificatore decodifica iterativamente i dati generando nuovi valori di differenza morbida per ogni iterazione dell'asse di decodifica. Questi valori di differenza morbida rappresentano la variazione dei valori di decisione morbida dopo ogni iterazione dell'asse. I valori di differenza morbida di ogni iterazione dell'asse vengono poi sommati ai valori di decisione morbida originali nella decodifica di ogni altro asse. Dopo un'iterazione completa, ossia dopo che tutte le dimensioni dell'asse sono state decodificate per una volta, i valori di differenza precedenti per qualsiasi asse vengono scartati quando l'asse viene decodificato nelle iterazioni successive. Di conseguenza, le stesse informazioni non vengono continuamente inserite nel decodificatore durante ogni iterazione successiva, riducendo così la probabilità di errore e offrendo un miglioramento rispetto ai decodificatori precedenti. Inoltre, grazie alla logica di calcolo dei vicini unici, il decodificatore della presente invenzione è in grado di generare vicini validi in modo più efficiente senza richiedere l'uso di una tabella di ricerca, riducendo così il tempo necessario per la decodifica. Infine, il decodificatore della presente invenzione utilizza quattro decodificatori disposti in parallelo e uno schema unico di accesso all'array di memoria che consente di decodificare più righe o colonne contemporaneamente, aumentando così il tempo di trasmissione dei dati del decodificatore rispetto ai precedenti decodificatori di codici prodotto turbo.

Sistema per aumentare l'accesso ai dati in rete con dispositivo di compressione per determinare e controllare la compressione di dati/oggetti in base alla percentuale massima predeterminata di capacità di elaborazione della CPU

Brevetto numero 6.615.275

Un apparecchio per aumentare l'accesso ai dati del tipo comprendente almeno uno dei file, degli oggetti e delle directory in una rete orientata ai file e agli oggetti comprende un dispositivo di compressione dotato di mezzi per determinare quando l'elaborazione di detta CPU raggiunge una percentuale predeterminata della capacità massima di elaborazione e di mezzi operativamente associati a detti mezzi di determinazione per controllare la compressione dei dati/oggetti al raggiungimento di detta percentuale predeterminata in modo da favorire l'elaborazione al di sotto di detta percentuale predeterminata.

Circuito ad anello di blocco di fase sommatore digitale con controllo della banda laterale e relativo metodo

Brevetto numero 6.753.711

Un circuito ad anello di blocco di fase sommatore digitale con controllo della banda laterale fornisce un'elevata precisione e un'alta velocità di acquisizione in un sintetizzatore di frequenza a più anelli. Un comparatore di fase digitale viene utilizzato per controllare un oscillatore controllato in tensione in risposta agli ingressi provenienti da più loop esterni. Una condizione iniziale di sweep viene impostata da un circuito di controllo dello sweep per risolvere le ambiguità di lock nei loop esterni multipli. La selezione della banda laterale può essere effettuata selezionando un'uscita invertita o non invertita del comparatore di fase digitale.

Decodificatore di codice prodotto Turbo

Brevetto numero 6.763.494

La presente invenzione è un decodificatore di codice prodotto turbo che decodifica schemi di codifica multidimensionali. Il decodificatore può essere implementato in qualsiasi sistema di comunicazione digitale che riceva un flusso di dati codificati. Il decodificatore è configurato per ricevere valori di decisione morbidi. Il decodificatore decodifica iterativamente i dati generando nuovi valori di differenza morbida per ogni iterazione dell'asse di decodifica. Questi valori di differenza morbida rappresentano la variazione dei valori di decisione morbida dopo ogni iterazione dell'asse. I valori di differenza morbida di ogni iterazione dell'asse vengono poi sommati ai valori di decisione morbida originali nella decodifica di ogni altro asse. Dopo un'iterazione completa, ossia dopo che tutte le dimensioni dell'asse sono state decodificate per una volta, i valori di differenza precedenti per ogni asse vengono scartati quando l'asse viene decodificato nelle iterazioni successive. Di conseguenza, le stesse informazioni non vengono continuamente immesse nel decodificatore durante ogni iterazione successiva, riducendo così la probabilità di errore e offrendo una decodifica migliore. Inoltre, grazie alla logica di calcolo dei vicini unici, il decodificatore genera in modo più efficiente i vicini validi senza dover ricorrere a una tabella di ricerca, riducendo così il tempo necessario per la decodifica. Infine, il decodificatore utilizza quattro decodificatori disposti in parallelo e uno schema unico di accesso all'array di memoria che consente di decodificare più righe o colonne contemporaneamente, aumentando così il tempo di trasmissione dei dati del decodificatore.

Metodo e apparecchio per accelerare selettivamente le comunicazioni di rete

Brevetto numero 6.937.560

Un metodo e un apparecchio per accelerare selettivamente le comunicazioni di rete consentono di migliorare il funzionamento delle comunicazioni di rete attraverso canali con lunghi ritardi, come ad esempio un canale di comunicazione satellitare. Un meccanismo di gestione della configurazione consente di selezionare la configurazione di accelerazione per particolari indirizzi di dispositivi che possono comunicare attraverso i canali di comunicazione. L'accelerazione può essere esclusa per particolari indirizzi o classi di dispositivi all'interno della rete e possono essere assegnate delle priorità, consentendo di interrompere l'accelerazione quando viene raggiunto un numero limite di sessioni. Il metodo e il sistema possono anche consentire a una sessione di classe di priorità superiore di prevalere su una sessione di priorità inferiore, rimuovendo le risorse dalla sessione di priorità inferiore e assegnandole alla sessione di priorità superiore. La velocità dei dati della sessione a priorità inferiore viene quindi ridotta (a causa dell'assenza di accelerazione o della riduzione delle dimensioni del buffer) per ridurre il flusso di traffico.

Sistema di decodifica turbo product code migliorato che utilizza un metodo di organizzazione delle parole di codice

Brevetto numero 7.039.846

Un metodo e un apparecchio per la decodifica di una stringa di bit di informazione codificata a blocchi lineari che comprende: la conversione della stringa in una pluralità di parole chiave. Esecuzione di decisioni hard e soft su ogni codeword per generare un vettore di decisioni hard e soft. Calcolo della sindrome e individuazione della posizione dei due valori minimi mediante l'aritmetica del campo di Galois. Designare questi valori LOW1 e LOW2 e fare lo xoring con un Nc1, generando così Nc2. Scambiare Nc1 con Nc2 e determinare il valore di decisione soft più basso, Min1, e il successivo valore più basso, Min2. Le due posizioni di bit che creano Min1 sono denominate MinA e MinB. MinA viene sostituito con Min2 meno il valore MinA. MinB viene sostituito con Min2 meno il valore di MinB. Generare una codeword di uscita sottraendo Min1 da tutti i valori delle altre locazioni di bit e completando con 2 tutti i valori soft con 0 nella loro posizione. Creazione del nuovo vettore di valori soft. Alcune incarnazioni includono un sistema e un metodo che organizza una codeword codificata. La codeword codificata ha diversi bit di codeword. Il metodo riceve la codeword codificata, assegna più bit di codeword ad almeno un indirizzo di memoria in una pluralità di indirizzi di memoria e decodifica iterativamente la codeword ricevuta utilizzando la pluralità di indirizzi di memoria in un ordine predeterminato. L'ordine predeterminato si basa su una dimensione della codifica ricevuta.

Metodo e apparecchio per l'aggregazione del segnale di rete e la riduzione della larghezza di banda

Brevetto numero 7.072.296

Le richieste di reti wireless aumentano continuamente man mano che i fornitori di servizi wireless perseguono funzionalità aggiuntive. In un sistema di comunicazione cellulare, le linee affittate tra i siti di cella remoti e i corrispondenti Mobile Switching Offices (MSO) rimangono un costo operativo importante. La riduzione della larghezza di banda mediante l'identificazione e l'eliminazione dei dati del carico utile e delle informazioni di controllo che non devono essere replicate integralmente perché possono essere dedotte da informazioni accessibili o trasmesse in precedenza consente di ridurre il numero di linee per supportare la stessa larghezza di banda. Un gateway di accesso wireless è in grado di aggregare tali dati ridondanti e rigenerabili su un collegamento di backhaul tra un sito cellulare wireless e il corrispondente ufficio di commutazione mobile (MSO) per fornire una riduzione della larghezza di banda senza perdite a bassa latenza e di tipo specifico. Il gateway di accesso wireless identifica le informazioni rigenerabili ed elimina le porzioni di dati che il dispositivo non ha bisogno di trasmettere perché i dati sono ridondanti, o accessibili o ricreabili, sul lato di ricezione. In questo modo, il dispositivo di accesso consente un minor numero di linee per trasportare il traffico di messaggi ridotto, trasmettendo solo i dati non ricreabili ed eliminando il traffico di messaggi per le informazioni rigenerabili.

Sistema di decodifica turbo del codice prodotto migliorato

Brevetto numero 7.085.987

Codici di prodotto turbo concatenati per comunicazioni satellitari e terrestri ad alte prestazioni

Brevetto numero 7.107.505

Architettura per migliorare la codifica/decodifica delle informazioni di un canale. Un flusso di bit di informazione in entrata è organizzato in una prima serie di bit di informazione. La prima serie di bit di informazione viene elaborata in un primo codice di bit, che formano una pluralità di prime parole di codice con una distanza minima da eventi di errore vicini. I bit selezionati del primo codice vengono riorganizzati in un secondo array di bit mediante rotazioni successive intermittenti dei bit selezionati del primo codice. Un secondo codice viene quindi generato dal secondo array di bit per aumentare la distanza minima dagli eventi di errore vicini.

Filtro di decimazione digitale con stadi di decimazione a risposta impulsiva finita (FIR)

Brevetto numero 7.117.235

Un filtro di decimazione digitale con stadi di decimazione FIR (Finite Impulse Response) offre prestazioni migliori rispetto a un filtro di decimazione Hogenauer. Il filtro comprende più stadi integratori seguiti da più stadi di decimazione FIR. Gli zeri del filtro sono sintonizzabili regolando i coefficienti interi degli stadi FIR, in modo da poter sintonizzare la risposta di taglio, a differenza della risposta sincrona fissa del filtro Hogenauer. Di conseguenza, il numero di stadi richiesti per una particolare ripidità è ridotto, riducendo drasticamente la quantità di circuiti digitali necessari per implementare un particolare progetto di filtro. Il filtro migliorato è particolarmente adatto per l'uso negli stadi digitali a frequenza intermedia (IF) dei ricevitori e per le applicazioni basate su codici in cui si desidera una velocità di decimazione selezionabile e non è disponibile un moltiplicatore veloce.

Decodifica a correzione d'errore in avanti con ingresso morbido e uscita morbida per codici turbo

Brevetto numero 7.117.418

Un metodo di decodifica turbo che utilizza informazioni soft input-soft output. Un vettore di dati viene campionato da un canale di dati. Il vettore di dati viene quindi elaborato per produrre una parola di codice finale di bit. Viene generato un vettore di affidabilità finale di valori di affidabilità associati alla parola di codice finale, in modo che ogni bit della parola di codice finale di bit abbia un valore di affidabilità corrispondente nel vettore di affidabilità finale. I valori di affidabilità corrispondenti per una o più posizioni di bit della parola di codice finale sono determinati da una differenza di metriche di distanza e i valori di affidabilità corrispondenti per una o più posizioni di bit della parola di codice finale sono determinati utilizzando un'approssimazione numerica.

Blocco di elaborazione IF digitale con stadi di decimazione a risposta d'impulso finita (FIR)

Brevetto numero 7.213.042

Un blocco di elaborazione digitale a frequenza intermedia (IF) comprendente un filtro di decimazione con stadi di decimazione FIR (Finite Impulse Response) offre prestazioni migliori rispetto a un filtro di decimazione Hogenauer. Il filtro comprende più stadi integratori seguiti da più stadi di decimazione FIR. Gli zeri del filtro sono sintonizzabili regolando i coefficienti interi degli stadi FIR, in modo da poter sintonizzare la risposta di taglio, a differenza della risposta sincrona fissa del filtro Hogenauer. Di conseguenza, il numero di stadi necessari per una particolare pendenza è ridotto, riducendo drasticamente la quantità di circuiti digitali necessari per implementare un particolare progetto di filtro. Il filtro migliorato è particolarmente adatto per l'uso negli stadi IF digitali dei ricevitori e per le applicazioni basate su codici in cui si desidera una velocità di decimazione selezionabile e non è disponibile un moltiplicatore veloce.

Metodo e sistema per la modulazione e il rilevamento di comunicazioni a simboli ad alto datarate

Brevetto numero 7.254.188

Un metodo e un sistema per modulare e rilevare comunicazioni con simboli ad alta velocità di trasmissione dei dati offre prestazioni superiori in canali con efficienza spettrale fissa. Una costellazione di modulazione di ampiezza in quadratura (QAM) e una mappatura ottimizzata sono utilizzate per codificare/rilevare un segnale di comunicazione e la correzione degli errori è fornita utilizzando tecniche di correzione degli errori in avanti ad alta velocità. Per migliorare ulteriormente le prestazioni, è possibile utilizzare uno schema di rilevamento a verosimiglianza logica e/o un nuovo rilevatore di fase.

Architettura LDPC

Brevetto numero 7.353.444

La presente invenzione riguarda un sistema di rilevamento degli errori in avanti, in particolare per l'uso con codici Low Density Parity Check. Una struttura SISO parallela consente al decodificatore di elaborare più equazioni di parità contemporaneamente. Esiste un nuovo decodificatore SISO che consente l'aggiornamento dei rapporti di verosimiglianza logici in un'unica operazione, rispetto ai due passaggi tradizionalmente associati ai grafici di Tanner. Nel decodificatore è presente una struttura di mappatura che allinea correttamente le stime memorizzate, le differenze memorizzate e i SISO. È inoltre possibile gestire più istanze degli stessi dati che vengono elaborate contemporaneamente. Questa struttura gestisce gli aggiornamenti e le differenze in modo tale che tutti i calcoli su un singolo dato elaborati in parallelo siano incorporati correttamente nelle nuove stime aggiornate.

Codici prodotto turbo potenziati

Brevetto numero 7.356.752

Un modulo di ipercodifica codifica un blocco di dati con una pluralità di sottoblocchi. Ogni sottoblocco comprende una pluralità di parole chiave sistematiche di codice a blocchi. Al blocco viene aggiunto un sottoblocco di parità. Il sottoblocco di parità è un primo sottoblocco ruotato di un numero predeterminato di bit. Ogni sottoblocco successivo nel blocco n-dimensionale viene ruotato di un numero appropriato di bit e sottoposto a XOR bit-saggio. Un metodo e un apparecchio di codifica che include il modulo di ipercodifica riceve il blocco di dati. Una riga del blocco viene immediatamente emessa e codificata da un primo modulo secondo un primo schema di codifica. Una colonna viene codificata da un secondo modulo secondo uno schema di codifica. Una seconda serie di dati codificati viene generata, aggiornata iterativamente ed emessa dal secondo modulo. Il modulo ipercodificatore codifica iperdiagonalmente i bit di informazione come descritto in precedenza e poi li emette.

Sistema per l'ottimizzazione della replica/sincronizzazione dei database

Brevetto numero 7.359.926

Un sistema per l'ottimizzazione della replica/sincronizzazione dei database include un primo dispositivo basato su computer che dispone di un software per ottenere uno stato di condizione di un oggetto di database e associare un identificatore univoco a tale oggetto di database, per alterare la forma dei dati e associare un altro identificatore univoco a tale oggetto di database alterato e per determinare l'oggetto di database utilizzando gli identificatori univoci. Il sistema può ricevere una richiesta di replica per l'aggiornamento dei dati da un secondo computer per un oggetto di database sul secondo computer, dove la richiesta contiene un identificatore univoco comparativamente uguale a uno degli identificatori sul primo computer e invia un'istruzione al secondo computer per eseguire una modifica simile sui dati o per inviare le modifiche all'oggetto di database.

Decodificatore SISO

Brevetto numero 7.415.659

La presente invenzione riguarda un sistema di rilevamento degli errori in avanti, in particolare per l'uso con codici Low Density Parity Check. Una struttura SISO parallela consente al decodificatore di elaborare più equazioni di parità contemporaneamente. Esiste un nuovo decodificatore SISO che consente l'aggiornamento dei rapporti di verosimiglianza logici in un'unica operazione, rispetto ai due passaggi tradizionalmente associati al grafico di Tanner. Nel decodificatore è presente una struttura di mappatura che allinea correttamente le stime memorizzate, le differenze memorizzate e le SISO. È inoltre possibile gestire più istanze degli stessi dati che vengono elaborate contemporaneamente. Questa struttura gestisce gli aggiornamenti e le differenze in modo tale che tutti i calcoli su un singolo dato elaborati in parallelo vengano incorporati correttamente nelle nuove stime aggiornate.

Sistema di decodifica turbo del codice prodotto migliorato

Brevetto numero 7.421.638

Metodo e sistema in grado di eseguire un flusso di dati su più connessioni TCP o l'interleave concorrente di più flussi di dati su più connessioni TCP

Brevetto numero 7.543.072

Un sistema per l'esecuzione di interlacci simultanei di più flussi di dati su più connessioni TCP/IP comprende un computer dotato di software di ottimizzazione dei flussi di dati per identificare la necessità di scambio di flussi di dati e avviare il software TCP/IP per attivare più connessioni TCP/IP, dove il software di ottimizzazione dei flussi di dati è in grado di suddividere in modo univoco i dati ottenuti, monitorare ciascuna connessione TCP/IP stabilita per verificare la disponibilità di trasmissione dei dati e trasmettere su almeno una delle connessioni TCP/IP in base alla sua disponibilità i dati suddivisi a un altro computer dotato di software di ottimizzazione dei flussi di dati che ha la capacità di assemblare i dati suddivisi ricevuti in modo da essere prontamente utilizzati.

Generazione di codici Huffman dinamici

Brevetto numero 7.609.182

Gli alberi di Huffman possono essere creati in modo rapido ed efficace ordinando una pluralità di nodi in base al peso in una pila di smistatori di inserimento, estraendo i due nodi con peso più basso dalla pila di smistatori di inserimento, formando un nodo di diramazione dalle voci estratte e inserendo il nodo di diramazione nella pila di smistatori di inserimento.

Metodo e apparecchio per l'aggregazione del segnale a bassa latenza e la riduzione della larghezza di banda

Brevetto numero 7.720.094

Sistema per comprimere e decomprimere selettivamente e automaticamente i dati e consentire la renderizzazione dei dati compressi in forma pseudo-nativa

Brevetto numero 7.743.102

Un sistema per comprimere e decomprimere selettivamente e automaticamente i dati in modo tale che il file di dati possa essere renderizzato in una forma pseudo-nativa e che un programma applicativo di rendering possa essere invocato dal sistema comprende un primo dispositivo basato su computer dotato di un software per determinare se un file di dati è in una forma nativa non compressa e in una forma compressa al momento di allegare, staccare, ricevere, renderizzare e accedere al file di dati. Il software comprime la forma nativa non compressa dei dati in un allegato e il software per migliorare il rendering dell'allegato a un visualizzatore in una forma pseudo-nativa, in cui l'allegato rimane compresso e viene reso come se fosse in una forma nativa non compressa.

Decomprimere flussi di bit dinamici codificati da Huffman

Brevetto numero 7.764.205

Vengono presentati un metodo e un sistema per decomprimere flussi di bit con codifica Huffman dinamica.

Metodo e sistema per aumentare l'accesso ai dati in un ambiente di rete a livello di socket sicuro

Brevetto numero 7.890.751

Un sistema per aumentare l'accesso ai dati in un ambiente di rete a livello di socket sicuro comprende un computer server Web dotato di software server di accelerazione SSL (SSLAS) e un computer client collegato in modo comunicativo al computer server Web dotato di software client di accelerazione SSL operativamente associato al computer client che comunica con il software SSLAS per ricevere una copia di un certificato pseudo CA e una chiave pubblica dal software SSLAS e presentare il certificato pseudo CA al software del browser Web sul computer client per la sua convalida.

Schema di recupero del tempo per il collegamento backhaul via satellite

Brevetto numero 7.929.907

Un modem satellitare remoto, in combinazione con la configurazione di un dispositivo di mediazione, propaga i fotogrammi su un collegamento di backhaul cellulare in modo da preservare la tracciabilità PRC ricevendo un segnale basato su fotogrammi, in cui il segnale basato su fotogrammi è conforme a un segnale di temporizzazione dell'hub in grado di delimitare i fotogrammi nel segnale basato su fotogrammi e identifica un inizio di fotogramma nel segnale basato su fotogrammi ricevuto, in modo che l'inizio di fotogramma sia indipendente dalla temporizzazione del simbolo del segnale di temporizzazione dell'hub. In risposta all'inizio del fotogramma, il modem genera un pacchetto di temporizzazione corrispondente a un segnale di temporizzazione remoto e inoltra il pacchetto di temporizzazione e il segnale basato sul fotogramma, in cui il pacchetto di temporizzazione serve a decodificare il segnale basato sul fotogramma corrispondente al segnale di temporizzazione dell'hub utilizzando il segnale di temporizzazione remoto.

Sistema di filtraggio del segnale e relativi metodi

Brevetto numero 7.991.373

Un sistema di filtraggio del segnale per un sistema di riutilizzo delle frequenze. Una prima implementazione può includere un segnale in banda base downlink, accoppiato a un filtro di larghezza di banda downlink, comprendente un segnale ricevuto composito che include almeno un segnale di interferenza e un segnale di interesse, ciascuno dei quali ha una larghezza di banda composita, una prima larghezza di banda e una seconda larghezza di banda, rispettivamente. Può essere incluso un segnale in banda base uplink, accoppiato a un filtro di banda uplink, con una replica del segnale di interferenza corrispondente al segnale di interferenza e con una larghezza di banda di interferenza. Un modulo di elaborazione in banda base può essere accoppiato al filtro di larghezza di banda downlink e al filtro di larghezza di banda uplink e può essere configurato per cancellare il segnale di interferenza dal segnale composito ricevuto utilizzando la replica del segnale di interferenza. Il filtro della larghezza di banda in downlink può essere configurato per ridurre la larghezza di banda composita e il filtro della larghezza di banda in uplink può essere configurato per ridurre la larghezza di banda di interferenza.

Sistema di ridondanza per un sistema di telecomunicazioni e relativi metodi

Brevetto numero 8.022.781

Un sistema di ridondanza per un sistema di telecomunicazione a co-canale e i relativi metodi. Le implementazioni del sistema di ridondanza possono includere almeno un primo modulatore e un secondo modulatore con un mappatore di simboli accoppiato a un segnale di bit parallelo. Il mappatore di simboli può essere configurato per indirizzare ciascuno di una pluralità di bit paralleli ricevuti attraverso il segnale di bit paralleli a una pluralità di segnali di bit significativi. In una prima implementazione, una pluralità di multiplexer di segnali di bit significativi può essere utilizzata per commutare la pluralità di segnali di bit paralleli per consentire al primo e al secondo modulatore di operare in modalità ridondante o operativa. In una seconda implementazione, è possibile utilizzare un codificatore di simboli premappati (PMSI) e un decodificatore PMSI per trasmettere la pluralità di segnali di bit significativi attraverso un bus di interfaccia come un segnale reale a doppia velocità di trasmissione (DDR) e un segnale immaginario DDR.

Memorie indirizzabili a contenuto e macchine a stati per l'esecuzione di corrispondenze a tre byte e per la protezione dagli errori

Brevetto numero 8.028.125

Sono stati presentati un metodo e un sistema per rilevare le stringhe corrispondenti in una stringa di caratteri utilizzando una memoria indirizzabile al contenuto.

Memorie indirizzabili al contenuto e macchine a stati per l'esecuzione di corrispondenze a tre byte e di corrispondenze secondarie e per fornire protezione dagli errori

Brevetto numero 8.046.532

Sono stati presentati un metodo e un sistema per rilevare le stringhe corrispondenti in una stringa di caratteri che utilizza una memoria indirizzabile al contenuto utilizzando corrispondenze primarie e secondarie.

Frequenza di aggiornamento adattiva per la compressione delle intestazioni su canali di propagazione lunghi e metodi correlati

Brevetto numero 8.060.646

Un sistema di trasmissione adattiva di pacchetti di telecomunicazioni. Le implementazioni possono includere un motore di compressione configurato per comprimere un'intestazione di almeno un pacchetto non compresso e per inviare almeno un pacchetto compresso corrispondente ad almeno un pacchetto non compresso attraverso un canale di comunicazione accoppiato al motore di compressione. Può essere incluso un calcolatore della velocità di aggiornamento configurato per ricevere almeno un errore e almeno un successo da un motore di decompressione e calcolare una velocità di aggiornamento adattiva basata su almeno un errore o almeno un successo. Il calcolatore della frequenza di aggiornamento può essere configurato per comunicare una frequenza di aggiornamento adattiva al motore di compressione. Il motore di compressione può essere configurato per trasmettere almeno un pacchetto non compresso attraverso il canale di comunicazione in base alla frequenza di aggiornamento adattiva ricevuta dal calcolatore della frequenza di aggiornamento.

Assegnazione di codici e riparazione degli alberi di Huffman

Brevetto numero 8.106.797

Viene presentato un metodo per assegnare i codici agli alberi Huffman e riparare gli alberi Huffman non validi utilizzando un delta calcolato e spostando i nodi all'interno dell'albero Huffman regolando le voci del registro di codifica.

Modem di elaborazione a raffica

Brevetto numero 8.107.515

Un modem per l'elaborazione di burst. Le implementazioni possono includere un lato di ricezione che comprende un canalizzatore adatto a elaborare una pluralità di canali e a scrivere una pluralità di fotogrammi su un array di RAM di ricezione. Una macchina di stato per la ricezione dei fotogrammi può essere adattata per generare un segnale di temporizzazione utilizzando un piano temporale di burst per la pluralità di fotogrammi. Un demodulatore può essere accoppiato all'array di RAM di ricezione e adattato a leggere dall'array di RAM di ricezione solo uno o più burst della pluralità di fotogrammi indicati dal segnale di temporizzazione. Un lato di trasmissione può includere un modulatore accoppiato con una macchina a stati di frame di trasmissione, con un array di RAM di trasmissione e un banco di combinatori. Il banco combinatore può leggere la pluralità di canali modulati dall'array RAM di trasmissione e assemblare una pluralità di fotogrammi utilizzando un segnale di temporizzazione generato da un piano temporale di burst dalla macchina di stato dei fotogrammi di trasmissione.

Metodi di incapsulamento dei pacchetti dati

Brevetto numero 8.108.546

Un sistema di incapsulamento dei dati e i relativi metodi. Le implementazioni possono includere: la formazione di almeno un frame con un payload di dati, una sequenza di dati e uno o più byte di controllo; la valutazione dei dati da memorizzare nel payload di dati e l'impostazione del valore di uno o più byte di controllo, dove il valore di uno o più byte di controllo può essere uguale a: un primo valore di byte di controllo dove uno o più valori dei dati corrispondono al primo valore di byte di controllo; un secondo valore di byte di controllo che indica una dimensione dei dati; o un terzo valore di byte di controllo dove uno o più valori dei dati continuano oltre il frame. Il valore di ciascuno degli uno o più byte di controllo per ciascuno degli almeno fotogrammi può essere uguale al primo, al secondo o al terzo byte di controllo.

Altri brevetti di terzi

Cancellatore adattativo per sistemi a riuso di frequenza

Brevetto numero 6.859.641

Un annullatore di interferenze adattivo per l'annullamento di un segnale di interferenza corrispondente a una versione ritardata, traslata in frequenza, sfasata in ampiezza e fase di un segnale trasmesso contenuto in un segnale ricevuto composito ritrasmesso attraverso un sistema di relè come un transponder satellitare. L'annullatore declassa digitalmente il segnale ricevuto e una replica locale del segnale trasmesso da IF a banda base, applica una compensazione variabile di ritardo e frequenza alla replica come correzione di ritardo e frequenza grossolana e traccia le differenze di ritardo, ampiezza e fase sottili utilizzando un filtro adattativo a risposta impulsiva finita per generare un segnale di cancellazione corrispondente alla versione ritardata e spostata di frequenza. Un processo di potenza minima in uscita produce un segnale di errore che pilota il ritardo variabile e il filtro adattivo per minimizzare la potenza del segnale di interesse e massimizzare la cancellazione del segnale di interferenza.

Analisi di frequenza

Brevetto numero 6.907.083

È stato presentato un apparecchio per la separazione del contenuto di frequenza di un segnale di ingresso. L'apparecchio comprende una pluralità di stadi di divisione della frequenza, ciascuno dei quali include una o più coppie di up-converter e down-converter. Una coppia di up-converter e down-converter serve a (i) ricevere un segnale di ingresso complesso che rappresenta una larghezza di banda di ingresso e (ii) emettere un primo segnale di uscita complesso che rappresenta una porzione superiore della larghezza di banda di ingresso e un secondo segnale di uscita complesso che rappresenta una porzione inferiore della larghezza di banda di ingresso. La porzione superiore e quella inferiore sono contigue e rappresentano insieme la porzione della larghezza di banda di ingresso.

Cancellatore adattativo per sistemi a riuso di frequenza

Brevetto numero 7.228.104