Zusammenfassung der Patente

Single-Stack-Implementierung eines Reed-Solomon-Encoders/Decoders

Patent Nummer 5,396,502

Die vorliegende Erfindung betrifft eine Fehlerkorrektureinheit (ECU), die eine Single-Stack-Architektur für die Erzeugung, Reduktion und Auswertung der an der Korrektur eines Reed-Solomon-Codes beteiligten Polynome verwendet. Die Schaltung verwendet dieselbe Hardware zur Erzeugung der Syndrome, zur Reduktion der Polynome .OMEGA.(x) und .LAMBDA.(x) und zur Auswertung der Polynome .OMEGA.(x) und .LAMBDA.(x). Einige der Besonderheiten bei der Berechnung und Reduktion der oben genannten Polynome sind ebenfalls neu. Erstens ist die Implementierung des allgemeinen Galois-Feld-Multiplikators neu und schneller als frühere Implementierungen. Zweitens ist die Schaltung für die Implementierung der inversen Funktion des Galois-Feldes in früheren Entwürfen nicht enthalten. Drittens wird eine neue Methode zur Erzeugung der Polynome .OMEGA.(x) und .LAMBDA.(x) (einschließlich der Ausrichtung dieser Polynome vor der Auswertung) verwendet. Viertens werden die Korrekturen in der gleichen Reihenfolge durchgeführt, in der sie empfangen werden, wobei vor der Auswertung ein Vormultiplikationsschritt erfolgt. Fünftens wird eine neuartige Methode zur Implementierung von Flags für unkorrigierbare Fehler verwendet. Sechstens ist das Steuergerät datengesteuert, so dass nichts passiert, wenn keine Daten vorhanden sind. Schließlich werden verschachtelte Daten intern auf dem Chip verarbeitet.

Adaptives Datenkomprimierungssystem mit systolischer Logik zur Anpassung von Zeichenketten

Patent Nummer 5,532,693

Ein adaptives verlustfreies Datenkompressionssystem mit systolischer String-Matching-Logik führt die Kompression und Dekompression mit einer maximalen Rate von einem Symbol pro Taktzyklus durch. Das adaptive Datenkompressionssystem verwendet eine Verbesserung des LZ1-Algorithmus. Ein inhaltsadressierbarer Speicher (CAM) wird verwendet, um die letzten n Eingangssymbole zu speichern. Das CAM ist stationär, die gespeicherten Daten werden nicht im CAM verschoben, sondern das CAM wird als zirkuläre Warteschlange verwendet, die von einem Write Address Pointer Counter (WREN) gesteuert wird. Während eines Komprimierungsvorgangs kann bei jedem Taktzyklus ein neues Eingangssymbol in das CAM geschrieben werden, während gleichzeitig der Rest des CAMs nach dem Eingangssymbol durchsucht wird. Jedem Wort des CAM-Arrays sind eine String Match State Machine (SMSM) und ein Adresslogikmodul (ALM) zugeordnet. Diese Module erkennen das Auftreten von im CAM-Array gespeicherten Zeichenfolgen, die mit der aktuellen Eingabezeichenfolge übereinstimmen, und melden die Adresse der längsten übereinstimmenden Zeichenfolge, die dem Schreibadressenzeiger am nächsten liegt. Die SMSM-Module bilden ein systolisches Logik-Array, in dem die Zustandsinformationen synchron in Richtung des Schreibadresszeigers verschoben werden. Die Zeichenketten werden durch einen Zeichenkettencode dargestellt, der einen Längenwert enthält, der die Länge der Zeichenkette angibt, und einen Positionswert, der die Position des Zeichenkettenanfangs im CAM angibt. Während eines Dekomprimierungsvorgangs werden die einzelnen Symbole und Stringcodes in das System eingegeben. Die Symbole werden im CAM gespeichert und die Steuerlogik gibt die dekomprimierten Datensymbole unter Verwendung der gespeicherten Daten und der String-Codes aus.

Hochfrequenz (RF) Wandlersystem mit verteilter Schutzschaltung und Verfahren dafür

Patent Nummer 5,666,646

Die vorliegende Erfindung bezieht sich auf ein verbessertes RF-Konvertersystem. Das HF-Wandlersystem besteht aus einer Vielzahl von HF-Wandlermodulen, die für einen redundanten Systembetrieb unter Verwendung einer verteilten Schutzschaltung in einer aktiven "Daisy-Chain"-Konfiguration konfiguriert sind. Die "Daisy-Chain"-Konfiguration verteilt die Schutzschaltfunktionen des Konverters auf jedes einzelne HF-Konvertermodul über ein Schaltmodul, das mit jedem der HF-Konvertermodule verbunden ist. Die "daisy chain" endet in einem Ersatz-HF-Konverter, der die Frequenz und Dämpfung eines fehlerhaften HF-Konvertermoduls übernimmt. Ein Hochgeschwindigkeitsbus stellt die Kommunikationsschnittstelle zwischen den einzelnen Online-HF-Konvertermodulen und dem Backup-HF-Konvertermodul dar, so dass das Backup-HF-Konvertermodul Fehler erkennen und das System neu konfigurieren kann, um ein ausgefallenes HF-Konvertermodul zu ersetzen. Wird ein Fehler an einem HF-Konvertermodul festgestellt, kann das fehlerhafte HF-Konvertermodul vom aktiven HF-Konvertersystem getrennt werden, indem das HF-Konvertermodul von seinem Schaltmodul getrennt wird, wobei das aktive Online-HF-Konvertersystem durch das Schaltmodul intakt bleibt. Die verteilte Schutzschaltung in einer aktiven "Daisy-Chain"-Konfiguration kann auch verwendet werden, um einen zuverlässigen Backup-Schutz für andere Arten von Kommunikationsgeräten zu bieten.

Vorrichtung und Verfahren zur Verbesserung des Datenzugriffs in einem netzwerkdateiorientierten Cachesystem

Patent Nummer 5,682,514

Vorrichtung für einen erhöhten Datenzugriff in einem dateiorientierten Netzwerk, umfassend einen Dateiserver-Computer mit einem Betriebssystem, einem ersten Speicher, einem Permanentspeicher und einem Prozessor, einen Cache-Verifizierungs-Computer, der betriebsfähig mit dem Dateiserver-Computer in einer Weise verbunden ist, um ein Netzwerk zum schnellen Übertragen von Daten zu bilden, wobei der Cache-Verifizierungs-Computer ein Betriebssystem, einen ersten Speicher und einen Prozessor mit Mitteln zum Durchführen einer Operation an in dem Permanentspeicher des Dateiserver-Computers gespeicherten Daten aufweist, um eine Signatur der Daten zu erzeugen, einen entfernten Client-Computer mit einem Betriebssystem, einem ersten Speicher, einem Cache-Speicher und einem Prozessor mit Mitteln zum Durchführen einer Operation an Daten, die im Cache-Speicher gespeichert sind, um eine Signatur der Daten zu erzeugen, einen Kommunikationsserver, der betriebsfähig eine Verbindung zwischen dem entfernten Client-Computer und dem Cache-Verifizierungscomputer und dem Dateiserver-Computer herstellt, und einen Komparator, der betriebsfähig mit dem Cache-Verifizierungscomputer verbunden ist, um die Signaturen der Daten miteinander zu vergleichen, um zu bestimmen, ob die Signatur der Daten des entfernten Clients gültig ist.

Sliding Window mit Datenkompressionssystem für große Lücken

Patent Nummer 5,694,125

Ein Datenkompressionssystem mit gleitenden Fenstern und großen Lücken ist einfach zu implementieren und bietet eine gute Kompression für eine Vielzahl von Zwei-Ebenen-Bildern. Ein Schiebefensterkompressor mit einer sehr kleinen Fenstergröße wird in Verbindung mit einem Speicherpuffer verwendet, der groß genug ist, um mindestens eine ganze Abtastzeile mit Datensymbolen aufzunehmen. An den Speicherpuffer ist eine Schaltung gekoppelt, die prüft, ob das eingehende Datensymbol mit einem Symbol übereinstimmt, das an einem bestimmten programmierbaren Ort gespeichert ist. Dieser programmierbare Speicherplatz ist vorzugsweise genau eine Abtastzeilenlänge entfernt. Die übereinstimmenden Stellen liegen entweder im Bereich des kleinen Fensters oder sind genau gleich der spezifischen programmierbaren Stelle. Der gesamte Kompressor kann als Schiebefenster mit einer großen Lücke (SWBG) betrachtet werden. Dieses gleitende Fenster hat eine Länge, die der Länge der Abtastzeile entspricht, und besteht aus dem kleinen Fenster, gefolgt von einer großen Lücke und dann der einen bestimmten programmierbaren Stelle am Ende der Abtastzeile.

Multiport-RAM zur Verwendung mit einem Viterbi-Decoder

Patent Nummer 5,822,341

Eine Speicherblockstruktur zur Verwendung in einem Viterbi-Decoder umfasst mehrere Dual-Port-RAMs, die als Multiport-RAMs konfiguriert sind. Die Speicherblockstruktur ist so konfiguriert, dass ein Schreibvorgang mit einem Wort und ein Lesevorgang mit N Wörtern während eines einzigen Taktzyklus möglich ist, um ein dekodiertes Ausgangssymbol pro Taktperiode unter Verwendung des Viterbi-Algorithmus zu erreichen. Durch die Verwendung von Dual-Port-RAMs wird eine dichter gepackte und kostengünstigere Speicherblockstruktur erreicht. Ein kodierter Strom von Eingangssymbolen wird in den Viterbi-Decoder eingegeben und wortweise in die Speicherblockstruktur geschrieben. Sobald X+Y Bits in die Speicherblockstruktur geschrieben wurden, liest der Decoder dann N Wörter aus der Speicherblockstruktur, wobei er gleichzeitig durch X+Y Wörter zurückliest und am Ende der Rückverfolgung durch den Speicher jeweils Y Bits N ausgibt. Dieser Vorgang wird wiederholt, sobald die nächsten Y Wörter in den Speicherblock 22 geschrieben worden sind, wobei X+Y Wörter zurückverfolgt und die entsprechenden Y-Bits ausgegeben werden, bis der gesamte kodierte Strom von Eingangssymbolen dekodiert worden ist.

Vorrichtung und Verfahren zur Verbesserung des Datenzugriffs in einem netzwerkdateiorientierten Caching-System

Patent Nummer 5,835,943

Eine Vorrichtung für einen erhöhten Datenzugriff in einem Netzwerk enthält einen Dateiserver-Computer mit einem Permanentspeicher, einen Cache-Verifizierungs-Computer, der betriebsfähig mit dem Dateiserver-Computer in einer Weise verbunden ist, um ein Netzwerk zum schnellen Übertragen von Daten zu bilden, wobei der Cache-Verifizierungs-Computer ein Betriebssystem, einen ersten Speicher und einen Prozessor mit Mitteln zum Durchführen einer Operation an Daten, die in dem Permanentspeicher des Dateiserver-Computers gespeichert sind, um eine Signatur der Daten zu erzeugen, die für eine Datei oder ein Verzeichnis charakteristisch ist, aufweist, einen entfernten Client-Computer mit einem Betriebssystem, einem ersten Speicher, einem Cache-Speicher und einem Prozessor mit Mitteln zum Durchführen einer Operation an Daten, die im Cache-Speicher gespeichert sind, um eine Signatur der Daten zu erzeugen, einen Kommunikationsserver, der betriebsmäßig mit dem entfernten Client-Computer mit dem Cache-Verifizierungscomputer und dem Dateiserver-Computer verbunden ist, und Komparatoren, die betriebsmäßig mit dem Cache-Verifizierungscomputer und dem entfernten Client-Computer verbunden sind, um die Signaturen der Daten miteinander zu vergleichen, um zu bestimmen, ob die Signatur der Daten des entfernten Clients gültig ist.

Vorrichtung und Verfahren zur Verbesserung des Datenzugriffs in einem objektorientierten Caching-System für Netzwerkdateien

Patent Nummer 6,012,085

Eine Vorrichtung für einen erhöhten Datenzugriff in einem Netzwerk enthält einen Datei-/Objekt-Server-Computer mit einem Permanentspeicher, einen Cache-Verifizierungscomputer, der betriebsfähig mit dem Datei-/Objekt-Server-Computer in einer Weise verbunden ist, um ein Netzwerk zur schnellen Übertragung von Daten zu bilden, wobei der Cache-Verifizierungscomputer ein Betriebssystem, einen ersten Speicher und einen Prozessor hat, der in der Lage ist, eine Operation an Daten durchzuführen, die in dem Permanentspeicher des Datei-/Objekt-Server-Computers gespeichert sind, um eine Signatur der Daten zu erzeugen, die für eine Datei, ein Objekt oder ein Verzeichnis charakteristisch ist, einen entfernten Client-Computer mit einem Betriebssystem, einem ersten Speicher, einem Cache-Speicher und einem Prozessor, der in der Lage ist, eine Operation an den im Cache-Speicher gespeicherten Daten durchzuführen, um eine Signatur der Daten zu erzeugen, einen Kommunikationsserver, der funktionsfähig mit dem entfernten Client-Computer mit dem Cache-Verifizierungscomputer und dem Datei-/Objekt-Server-Computer verbunden ist, und Komparatoren, die funktionsfähig mit dem Cache-Verifizierungscomputer und dem entfernten Client-Computer verbunden sind, um die Signaturen der Daten miteinander zu vergleichen, um zu bestimmen, ob die Signatur der Daten des entfernten Clients gültig ist.

Hybrider analog-digitaler Phasenregelkreis-Mehrfrequenzsynthesizer

Patent Nummer 6,028,460

Ein hybrider Multifrequenzsynthesizer besteht aus einem analogen Phasenregelkreis, einem digitalen Phasenregelkreis und einem Phasenregelkreis-Monitor. Der digitale Phasenregelkreis ermöglicht eine beschleunigte, genaue Frequenzerfassung für den Synthesizer. Der analoge Phasenregelkreis bietet einen robusten Betriebsmodus, nachdem die Frequenzerfassung abgeschlossen ist. Der Phasenregelkreis-Monitor ist eine Steuerschaltung, die den Synthesizer auf Frequenz- und Phasenstörungen überwacht. Der Phasenregelkreis-Monitor steuert einen elektronischen Schalter, der entweder den analogen oder den digitalen Phasenregelkreis auswählt. Die Erfindung zeichnet sich ferner durch eine programmierbare Bandpassfilterung, eine Spitzenempfindlichkeitserkennung und eine Schnellverriegelungsfunktion aus.

Vorrichtung und Verfahren zur Verbesserung des Datenzugriffs in einem objektorientierten Caching-System

Patent Nummer 6,122,637

Vorrichtung mit einem Objekt-Server-Computer mit einem Betriebssystem, einem ersten Speicher, einem Permanentspeicher und einem Prozessor mit einem Modul zum Durchführen einer Operation an vorbestimmten Objektdaten, die in dem Permanentspeicher des Objekt-Server-Computers gespeichert sind, um eine Objekt-Server-Computer-Signatur der vorbestimmten Objektdaten zu erzeugen, und einem entfernten Client-Computer, der betriebsmäßig mit dem Objekt-Server-Computer verbunden ist und ein Betriebssystem aufweist, einen ersten Speicher, einen Cache-Speicher und einen Prozessor mit einem Modul zum Durchführen einer Operation an gleichen vorbestimmten Objektdaten, die in dem Cache-Speicher gespeichert sind, und zum Abrufen der Signatur der gleichen vorbestimmten Objektdaten, und einen Komparator, der betriebsmäßig mit dem entfernten Client-Computer verbunden ist, zum Vergleichen der Signatur der vorbestimmten Objektdaten mit der Signatur der gleichen vorbestimmten Objektdaten, um zu bestimmen, ob die Signatur der gleichen vorbestimmten Objektdaten gültig ist.

Vorrichtung und Verfahren zur Erhöhung der Geschwindigkeit in einem Netzwerk-Datei-/Objekt-orientierten Server/Client-System

Patent Nummer 6,339,787

Vorrichtung für einen erhöhten Datenzugriff von Daten des Typs, der mindestens eines von einer Datei, einem Objekt und einem Verzeichnis in einem datei-/objektorientierten Netzwerk enthält, umfassend einen Datei-/Objekt-Server-Computer mit einem Betriebssystem, einem ersten Speicher, einem Permanentspeicher und einem Prozessor, einen entfernten Client-Computer, der betriebsfähig mit dem Datei-/Objekt-Server-Computer in einer Weise verbunden ist, um Datenobjekte schnell zu übertragen, mit einem Betriebssystem, einem ersten Speicher, einem Permanentspeicher und einem Prozessor, eine Kommunikationsverbindung, die den entfernten Client-Computer und den Datei-/Objekt-Server-Computer betriebsfähig verbindet, einschließlich eines Routers für die Leitweglenkung zwischen einem WAN und einem LAN, Software, die betriebsfähig mit dem Datei-/Objekt-Server-Computer oder dem entfernten Client-Computer verbunden ist, um zu bestimmen, ob Datenobjekte durch das WAN oder das LAN übertragen werden, Software, die betriebsfähig mit dem Datei-/Objekt-Server-Computer oder dem entfernten Client-Computer verbunden ist, um die Datenobjekte bei der Erkennung der Übertragung durch das WAN zu komprimieren, und Software, um die Datenobjekte zu einem Strom zusammenzusetzen und die Datenobjekte durch das WAN oder das LAN zu übertragen.

Turbo-Produktcode-Decoder

Patent Nummer 6,526,538

Die vorliegende Erfindung ist ein Turbo-Produkt-Code-Dekoder, der in der Lage ist, mehrdimensionale Kodierungsschemata zu dekodieren. Der Decoder kann in jedem digitalen Kommunikationssystem implementiert werden, das in der Lage ist, einen kodierten Datenstrom zu empfangen. Der Decoder ist für den Empfang von weichen Entscheidungswerten konfiguriert. Der Decoder dekodiert die Daten iterativ, indem er für jede Achseniteration der Dekodierung neue weiche Differenzwerte erzeugt. Diese weichen Differenzwerte stellen die Änderung der weichen Entscheidungswerte nach jeder Achseniteration dar. Die weichen Differenzwerte aus jeder Achseniteration werden dann mit den ursprünglichen weichen Entscheidungswerten bei der Dekodierung jeder anderen Achse summiert. Nach jeder vollständigen Iteration, d. h. nachdem alle Achsendimensionen ein Mal vollständig dekodiert wurden, werden die vorherigen Differenzwerte für jede Achse verworfen, wenn diese Achse in den nachfolgenden Iterationen dekodiert wird. Dementsprechend werden nicht bei jeder nachfolgenden Iteration ständig dieselben Informationen in den Decoder eingespeist, was die Fehlerwahrscheinlichkeit verringert und eine Verbesserung gegenüber früheren Decodern darstellt. Darüber hinaus ist der Decoder der vorliegenden Erfindung durch die Verwendung einer einzigartigen Logik zur Berechnung der nächsten Nachbarn in der Lage, gültige nächste Nachbarn effizienter zu generieren, ohne dass die Verwendung einer Nachschlagetabelle erforderlich ist, wodurch die für die Dekodierung erforderliche Zeit reduziert wird. Schließlich verwendet der Decoder der vorliegenden Erfindung vier parallel angeordnete Decoder zusammen mit einem einzigartigen Speicherarray-Zugriffsschema, so dass mehrere Zeilen oder Spalten gleichzeitig dekodiert werden können, wodurch die Datendurchsatzzeit des Decoders im Vergleich zu früheren Turbo-Produktcode-Decodern erhöht wird.

System zur Verbesserung des Datenzugriffs in einem Netzwerk mit einer Komprimierungsvorrichtung zur Bestimmung und Steuerung der Daten/Objektkomprimierung auf der Grundlage eines vorbestimmten maximalen Prozentsatzes der CPU-Verarbeitungskapazität

Patent Nummer 6,615,275

Vorrichtung für einen erhöhten Datenzugriff von Daten des Typs, der mindestens eines von einer Datei, einem Objekt und einem Verzeichnis in einem datei-/objektorientierten Netzwerk enthält, mit einer Komprimierungsvorrichtung, die eine Einrichtung zum Bestimmen, wann die Verarbeitung der CPU einen vorbestimmten Prozentsatz der maximalen Verarbeitungskapazität erreicht, und eine Einrichtung aufweist, die betriebsmäßig mit der Bestimmungseinrichtung verbunden ist, um die Komprimierung von Daten/Objekten bei Erreichen des vorbestimmten Prozentsatzes in einer Weise zu steuern, um die Verarbeitung zu unterstützen, damit sie unter den vorbestimmten Prozentsatz fällt.

Digitale Summen-Phasenregelschleifenschaltung mit Seitenbandsteuerung und Verfahren dazu

Patent Nummer 6,753,711

Ein digitaler Summen-Phasenregelkreis mit Seitenbandsteuerung sorgt für hohe Genauigkeit und hohe Geschwindigkeit bei der Erfassung in einem Mehrschleifen-Frequenzsynthesizer. Ein digitaler Phasenkomparator wird zur Steuerung eines spannungsgesteuerten Oszillators als Reaktion auf Eingaben von mehreren externen Schleifen verwendet. Eine anfängliche Wobbelbedingung wird durch eine Wobbelsteuerungsschaltung eingestellt, um die Auflösung von Verriegelungsmehrdeutigkeiten in den mehreren externen Schleifen zu ermöglichen. Die Auswahl des Seitenbandes kann durch Auswahl eines invertierten oder nicht invertierten Ausgangs des digitalen Phasenkomparators erfolgen.

Turbo-Produktcode-Decoder

Patent Nummer 6,763,494

Bei der vorliegenden Erfindung handelt es sich um einen Turbo-Produktcode-Dekoder, der mehrdimensionale Kodierungsverfahren dekodiert. Der Decoder kann in jedem digitalen Kommunikationssystem implementiert werden, das einen kodierten Datenstrom empfängt. Der Decoder ist für den Empfang von weichen Entscheidungswerten konfiguriert. Der Decoder dekodiert die Daten iterativ, indem er für jede Achseniteration der Dekodierung neue weiche Differenzwerte erzeugt. Diese weichen Differenzwerte stellen die Änderung der weichen Entscheidungswerte nach jeder Achseniteration dar. Die weichen Differenzwerte aus jeder Achseniteration werden dann mit den ursprünglichen weichen Entscheidungswerten bei der Dekodierung jeder anderen Achse summiert. Nach jeder vollständigen Iteration, d. h. nachdem alle Achsendimensionen ein Mal vollständig dekodiert wurden, werden die vorherigen Differenzwerte für jede Achse verworfen, wenn diese Achse in den nachfolgenden Iterationen dekodiert wird. Dementsprechend werden nicht bei jeder nachfolgenden Iteration ständig dieselben Informationen in den Decoder eingespeist, was die Fehlerwahrscheinlichkeit verringert und eine bessere Dekodierung ermöglicht. Darüber hinaus generiert der Decoder durch die Verwendung einer eindeutigen Logik zur Berechnung der nächsten Nachbarn gültige nächste Nachbarn effizienter, ohne dass eine Nachschlagetabelle erforderlich ist, wodurch sich die für die Dekodierung erforderliche Zeit verringert. Schließlich verwendet der Decoder vier parallel angeordnete Decoder und ein einzigartiges Speicherarray-Zugriffsschema, so dass mehrere Zeilen oder Spalten gleichzeitig dekodiert werden können, wodurch sich die Datendurchsatzzeit des Decoders erhöht.

Verfahren und Vorrichtung zur selektiven Beschleunigung der Netzwerkkommunikation

Patent Nummer 6,937,560

Ein Verfahren und eine Vorrichtung zur selektiven Beschleunigung der Netzwerkkommunikation sorgt für einen verbesserten Betrieb der Netzwerkkommunikation über Kanäle mit langen Verzögerungen, wie beispielsweise einen Satellitenkommunikationskanal. Ein Konfigurationsverwaltungsmechanismus bietet eine Auswahl der Beschleunigungskonfiguration für bestimmte Adressen von Geräten, die über die Kommunikationskanäle kommunizieren können. Die Beschleunigung kann für bestimmte Adressen oder Geräteklassen innerhalb des Netzes umgangen werden, und es können Prioritäten zugewiesen werden, die ein Abschalten der Beschleunigung ermöglichen, wenn eine Schwellenzahl von Sitzungen erreicht ist. Das Verfahren und das System können auch zulassen, dass eine Sitzung mit höherer Priorität einer Sitzung mit niedrigerer Priorität den Rang abläuft, indem sie der Sitzung mit niedrigerer Priorität Ressourcen entzieht und sie der Sitzung mit höherer Priorität zuweist. Die Datenrate der Sitzung mit niedrigerer Priorität wird dann (aufgrund der fehlenden Beschleunigung oder der reduzierten Puffergröße) gesenkt, um den Verkehrsfluss zu verringern.

Verbessertes Turbo-Produkt-Code-Dekodiersystem unter Verwendung eines Codewort-Organisationsverfahrens

Patent Nummer 7,039,846

Verfahren und Vorrichtung zum Dekodieren einer linearen blockkodierten Folge von Informationsbits, umfassend: Umwandeln der Folge in eine Vielzahl von Codewörtern. Durchführen von harten und weichen Entscheidungen an jedem Codewort, um einen harten und weichen Entscheidungsvektor zu erzeugen. Berechnung des Syndroms und Ermittlung der beiden Minimalwerte durch Galois-Feld-Arithmetik. Benennung dieser Werte als LOW1 und LOW2 und Verknüpfung mit Nc1, wodurch Nc2 entsteht. Vertauschen von Nc1 mit Nc2 und Bestimmen des niedrigsten weichen Entscheidungswertes, Min1, und eines nächstniedrigeren Wertes, Min2. Die beiden Bitstellen, die Min1 erzeugen, werden als MinA und MinB bezeichnet. MinA wird durch Min2 minus dem Wert MinA ersetzt. MinB wird durch Min2 abzüglich des Wertes an MinB ersetzt. Generierung eines Ausgangscodeworts durch Subtraktion von Min1 von allen anderen Bitpositionen und 2-Komplementierung aller weichen Werte mit 0 an ihrer Position. Erzeugen des neuen Weichwertvektors. Einige Ausführungsformen umfassen ein System und Verfahren, das ein kodiertes Codewort organisiert. Das kodierte Kodewort hat mehrere Kodewortbits. Das Verfahren empfängt das kodierte Codewort, ordnet mehrere Codewortbits mindestens einer Speicheradresse in einer Vielzahl von Speicheradressen zu und dekodiert iterativ das empfangene Codewort unter Verwendung der Vielzahl von Speicheradressen in einer vorbestimmten Reihenfolge. Die vorbestimmte Reihenfolge basiert auf einer Dimension des empfangenen Codeworts.

Verfahren und Vorrichtung zur Netzsignal-Aggregation und Bandbreitenreduzierung

Patent Nummer 7,072,296

Die Anforderungen an Mobilfunknetze steigen ständig, da die Anbieter von Mobilfunkdiensten zusätzliche Dienste anbieten. In einem zellularen Kommunikationssystem stellen Mietleitungen zwischen entfernten Zellstandorten und den entsprechenden Mobilfunkvermittlungsstellen (MSOs) nach wie vor einen großen Kostenfaktor dar. Die Reduzierung der Bandbreite durch Identifizierung und Eliminierung von Nutzdaten und Steuerinformationen, die nicht vollständig repliziert werden müssen, weil sie aus zugänglichen oder zuvor übertragenen Informationen abgeleitet werden können, ermöglicht es, mit weniger Leitungen die gleiche Bandbreite zu unterstützen. Ein drahtloses Zugangsgateway kann solche redundanten und regenerierbaren Daten auf einer Backhaul-Verbindung zwischen einem drahtlosen Zellenstandort und der entsprechenden Mobilfunkvermittlungsstelle (MSO) zusammenfassen, um eine verlustfreie Bandbreitenreduzierung mit geringer Latenzzeit zu ermöglichen. Das drahtlose Zugangsgateway identifiziert regenerierbare Informationen und eliminiert Teile der Daten, die das Gerät nicht zu übertragen braucht, weil die Daten auf der Empfangsseite redundant, zugänglich oder wiederherstellbar sind. Auf diese Weise lässt das Zugangsgerät weniger Leitungen für den reduzierten Nachrichtenverkehr zu, indem es nur die nicht wiederherstellbaren Daten überträgt und den Nachrichtenverkehr für regenerierbare Informationen eliminiert.

Verbessertes Turbo-Produktcode-Decodersystem

Patent Nummer 7,085,987

Verkettete Turbo-Produktcodes für Hochleistungssatelliten und terrestrische Kommunikation

Patent Nummer 7,107,505

Architektur zur Verbesserung der Kodierung/Dekodierung von Informationen in einem Kanal. Ein Strom ankommender Informationsbits wird in einem ersten Array von Informationsbits angeordnet. Die erste Anordnung von Informationsbits wird zu einem ersten Code von Bits verarbeitet, die eine Vielzahl von ersten Codewörtern mit einem Mindestabstand zu benachbarten Fehlerereignissen bilden. Ausgewählte Bits des ersten Codes werden durch intermittierende aufeinanderfolgende Drehungen der ausgewählten Bits des ersten Codes zu einem zweiten Array von Bits umgeordnet. Aus der zweiten Bitreihe wird dann ein zweiter Code erzeugt, um den Mindestabstand zu den benachbarten Fehlerereignissen zu vergrößern.

Digitaler Dezimierungsfilter mit FIR-Dezimierungsstufen (Finite Impulse Response)

Patent Nummer 7,117,235

Ein digitales Dezimierungsfilter mit FIR-Dezimierungsstufen (Finite Impulse Response) bietet eine bessere Leistung als ein Hogenauer-Dezimierungsfilter. Der Filter umfasst mehrere Integratorstufen, gefolgt von mehreren FIR-Dezimierungsstufen. Die Nullstellen des Filters sind durch Anpassung der ganzzahligen Koeffizienten der FIR-Stufen abstimmbar, wodurch die Abstimmbarkeit der Cut-Off-Response im Gegensatz zur festen Sinus-Response des Hogenauer-Filters gegeben ist. Dadurch verringert sich die Anzahl der für eine bestimmte Steilheit erforderlichen Stufen, was den Umfang der für die Implementierung eines bestimmten Filterentwurfs erforderlichen digitalen Schaltungen drastisch reduziert. Das verbesserte Filter eignet sich besonders für den Einsatz in digitalen Zwischenfrequenzstufen (ZF) in Empfängern und für codebasierte Anwendungen, bei denen eine wählbare Dezimierungsrate gewünscht wird und eine schnelle Multiplikation nicht verfügbar ist.

Vorwärtsfehlerkorrekturdekodierung mit weicher Eingabe und weicher Ausgabe für Turbocodes

Patent Nummer 7,117,418

Verfahren zur Turbo-Dekodierung unter Verwendung von weicher Eingangs- und weicher Ausgangsinformation. Ein Vektor von Daten wird von einem Datenkanal abgetastet. Der Datenvektor wird dann verarbeitet, um ein endgültiges Codewort aus Bits auszugeben. Ein endgültiger Zuverlässigkeitsvektor von Zuverlässigkeitswerten, die dem endgültigen Codewort zugeordnet sind, wird erzeugt, so dass jedes Bit des endgültigen Codeworts von Bits einen entsprechenden Zuverlässigkeitswert im endgültigen Zuverlässigkeitsvektor hat. Entsprechende Zuverlässigkeitswerte für eine oder mehrere Bitpositionen des endgültigen Codeworts werden durch eine Differenz von Abstandsmetriken bestimmt, und entsprechende Zuverlässigkeitswerte für eine oder mehrere Bitpositionen des endgültigen Codeworts werden unter Verwendung einer numerischen Näherung bestimmt.

Digitaler ZF-Verarbeitungsblock mit FIR-Dezimierungsstufen (Finite Impulse Response)

Patent Nummer 7,213,042

Ein digitaler Zwischenfrequenz (ZF)-Verarbeitungsblock mit einem Dezimierungsfilter mit FIR-Dezimierungsstufen (Finite Impulse Response) bietet eine verbesserte Leistung gegenüber einem Hogenauer-Dezimierungsfilter. Der Filter umfasst mehrere Integratorstufen, gefolgt von mehreren FIR-Dezimierungsstufen. Die Nullstellen des Filters sind durch Anpassung der ganzzahligen Koeffizienten der FIR-Stufen abstimmbar, was eine Abstimmbarkeit der Cut-Off-Antwort im Gegensatz zur festen Sinus-Antwort des Hogenauer-Filters ermöglicht. Dadurch verringert sich die Anzahl der für eine bestimmte Steilheit erforderlichen Stufen, was den Umfang der für die Implementierung eines bestimmten Filterentwurfs erforderlichen digitalen Schaltungen drastisch reduziert. Das verbesserte Filter eignet sich besonders für den Einsatz in digitalen ZF-Stufen in Empfängern und für codebasierte Anwendungen, bei denen eine wählbare Dezimierungsrate gewünscht wird und eine schnelle Multiplikation nicht verfügbar ist.

Verfahren und System zur Modulierung und Erkennung von Symbolkommunikation mit hoher Datenrate

Patent Nummer 7,254,188

Ein Verfahren und System zur Modulation und Detektion von Kommunikationssymbolen mit hoher Datenrate bietet überlegene Leistung in Kanälen mit fester spektraler Effizienz. Eine Quadraturamplitudenmodulationskonstellation (QAM) und eine optimierte Abbildung werden zur Kodierung/Detektion eines Kommunikationssignals verwendet, und die Fehlerkorrektur erfolgt mit Hochgeschwindigkeits-Vorwärtsfehlerkorrekturtechniken. Ein Log-Likelihood-Detektionsschema und/oder ein neuartiger Phasendetektor können zur weiteren Leistungssteigerung eingesetzt werden.

LDPC-Architektur

Patent Nummer 7,353,444

Die vorliegende Erfindung betrifft ein Vorwärtsfehlererkennungssystem, insbesondere zur Verwendung mit Low Density Parity Check Codes. Eine parallele SISO-Struktur ermöglicht es dem Decoder, mehrere Paritätsgleichungen gleichzeitig zu verarbeiten. Es gibt einen neuen SISO-Decoder, der die Aktualisierung der Log-Likelihood-Ratios in einer einzigen Operation ermöglicht, im Gegensatz zu den zwei Durchgängen, die traditionell mit den Tanner-Graphen verbunden sind. Im Decoder gibt es eine Mapping-Struktur, die die gespeicherten Schätzungen, die gespeicherten Differenzen und die SISOs korrekt aufeinander abstimmt. Es besteht auch die Möglichkeit, mehrere Instanzen derselben Daten gleichzeitig zu verarbeiten. Diese Struktur verwaltet die Aktualisierungen und die Differenzen so, dass alle parallel verarbeiteten Berechnungen zu einem einzigen Datenteil korrekt in die neuen aktualisierten Schätzungen einfließen.

Verbesserte Turbo-Produktcodes

Patent Nummer 7,356,752

Ein Hyper-Encoder-Modul kodiert einen Datenblock mit einer Vielzahl von Teilblöcken. Jeder Teilblock enthält eine Vielzahl systematischer Blockcode-Codewörter. Ein Paritäts-Teilblock wird dem Block hinzugefügt. Der Paritäts-Teilblock ist ein erster Teilblock, der um eine vorgegebene Anzahl von Bits gedreht ist. Jeder nachfolgende Teilblock in dem n-dimensionalen Block wird um eine entsprechende Anzahl von Bits gedreht und bitweise XOR-verknüpft. Ein Kodierverfahren und -gerät, das das Hyperkodiermodul enthält, empfängt den Datenblock. Eine Zeile des Blocks wird sofort ausgegeben und von einem ersten Modul nach einem ersten Kodierschema kodiert. Eine Spalte wird von einem zweiten Modul nach einem zweiten Kodierschema kodiert. Ein zweiter Satz kodierter Daten wird erzeugt, iterativ aktualisiert und von dem zweiten Modul ausgegeben. Das Hyper-Encoder-Modul kodiert die Informationsbits wie oben beschrieben hyper-diagonal und gibt sie dann aus.

System zur Optimierung der Datenbankreplikation/Synchronisation

Patent Nummer 7,359,926

Ein System zur Optimierung der Datenbankreplikation/-synchronisation umfasst eine erste computergestützte Vorrichtung mit einer darauf befindlichen Software zum Erhalten eines Zustands eines Datenbankobjekts und zum Zuordnen eines eindeutigen Identifikators zu einem solchen Datenbankobjekt, zum Ändern der Form der Daten und zum Zuordnen eines weiteren eindeutigen Identifikators zu einem solchen geänderten Datenbankobjekt und zum Bestimmen des Datenbankobjekts unter Verwendung der eindeutigen Identifikatoren. Das System kann eine Replikationsanforderung zum Aktualisieren von Daten von einem zweiten Computer für ein Datenbankobjekt auf dem zweiten Computer empfangen, wobei die Anforderung einen eindeutigen Bezeichner enthält, der vergleichsweise mit einem der Bezeichner auf dem ersten Computer übereinstimmt, und entweder eine Anweisung an den zweiten Computer sendet, eine ähnliche Änderung an den Daten vorzunehmen oder die Änderungen an das Datenbankobjekt zu senden.

SISO-Decoder

Patent Nummer 7,415,659

Die vorliegende Erfindung betrifft ein Vorwärtsfehlererkennungssystem, insbesondere zur Verwendung mit Low Density Parity Check Codes. Eine parallele SISO-Struktur ermöglicht es dem Decoder, mehrere Paritätsgleichungen gleichzeitig zu verarbeiten. Es gibt einen neuen SISO-Decoder, der die Aktualisierung der Log-Likelihood-Ratios in einer einzigen Operation ermöglicht, im Gegensatz zu den zwei Durchgängen, die traditionell mit den Tanner-Graphen verbunden sind. Im Decoder gibt es eine Mapping-Struktur, die die gespeicherten Schätzungen, die gespeicherten Differenzen und die SISOs korrekt aufeinander abstimmt. Es besteht auch die Möglichkeit, mehrere Instanzen derselben Daten gleichzeitig zu verarbeiten. Diese Struktur verwaltet die Aktualisierungen und die Differenzen so, dass alle parallel verarbeiteten Berechnungen zu einem einzelnen Datenelement korrekt in die neuen aktualisierten Schätzungen einfließen.

Verbessertes Turbo-Produktcode-Decodersystem

Patent Nummer 7,421,638

Verfahren und System zur Durchführung eines Datenstroms über mehrere TCP-Verbindungen oder zur gleichzeitigen Verschachtelung von mehreren Datenströmen über mehrere TCP-Verbindungen

Patent Nummer 7,543,072

Ein System zum Durchführen von gleichzeitigen Verschachtelungen von mehreren Datenströmen über mehrere TCP/IP-Verbindungen enthält einen Computer mit Datenstrom-Optimierungssoftware zum Identifizieren der Notwendigkeit eines Datenstrom-Austausches und zum Initiieren von TCP/IP-Software, um mehrere TCP/IP-Verbindungen zu ermöglichen, wobei die Datenstrom-Optimierungssoftware in der Lage ist, die erhaltenen Daten eindeutig aufzuteilen, jede eingerichtete TCP/IP-Verbindung auf die Verfügbarkeit einer Datenübertragung zu überwachen und über mindestens eine der TCP/IP-Verbindungen auf der Grundlage ihrer Verfügbarkeit die aufgeteilten Daten an einen anderen Computer mit Datenstrom-Optimierungssoftware zu übertragen, die die Fähigkeit hat, die empfangenen aufgeteilten Daten in einer Weise zusammenzusetzen, die ohne weiteres verwendet werden kann.

Generierung dynamischer Huffman-Codes

Patent Nummer 7,609,182

Huffman-Bäume können schnell und effektiv erstellt werden, indem eine Vielzahl von Knoten in einem Einfügesortierstapel nach Gewicht sortiert wird, die beiden am niedrigsten gewichteten Knoten aus dem Einfügesortierstapel entfernt werden, ein Zweigknoten aus den entfernten Einträgen gebildet wird und der Zweigknoten in den Einfügesortierer eingefügt wird.

Verfahren und Vorrichtung zur Signalaggregation mit geringer Latenz und Bandbreitenreduzierung

Patent Nummer 7,720,094

System zur selektiven und automatischen Komprimierung und Dekomprimierung von Daten und zur Ermöglichung der Wiedergabe komprimierter Daten in einer psuedonativen Form

Patent Nummer 7,743,102

Ein System zum selektiven und automatischen Komprimieren und Dekomprimieren von Daten in einer Weise, dass die Datendatei in einer pseudonativen Form dargestellt werden kann und dass ein Darstellungsanwendungsprogramm durch das System aufgerufen werden kann, umfasst eine erste computergestützte Vorrichtung mit einer darauf befindlichen Software zum Bestimmen, ob eine Datendatei entweder in einer nativen unkomprimierten Form oder in einer komprimierten Form vorliegt, wenn die Datendatei angehängt, abgenommen, empfangen, dargestellt oder darauf zugegriffen wird. Die Software komprimiert die ursprüngliche unkomprimierte Form der Daten in einen Anhang, und die Software zur Verbesserung rendert den Anhang für einen Betrachter in einer pseudonativen Form, wobei der Anhang komprimiert bleibt und so gerendert wird, dass er in einer ursprünglichen unkomprimierten Form zu sein scheint.

Dekomprimierung dynamischer huffman-kodierter Bitströme

Patent Nummer 7,764,205

Ein Verfahren und System zur Dekomprimierung von dynamischen Huffman-kodierten Bitströmen wird offengelegt.

Verfahren und System zur Verbesserung des Datenzugriffs in einer sicheren Socket-Layer-Netzwerkumgebung

Patent Nummer 7,890,751

Ein System zum Erhöhen des Datenzugriffs in einer Secure-Socket-Layer-Netzwerkumgebung umfasst einen Webserver-Computer mit SSL-Beschleunigungssoftware (SSLAS) und einen Client-Computer, der kommunikativ mit dem Webserver-Computer verbunden ist und eine SSL-Beschleunigungs-Client-Software aufweist, die betriebsfähig mit dem Client-Computer verbunden ist und mit der SSLAS-Software kommuniziert, um eine Kopie eines Pseudo-CA-Zertifikats und einen öffentlichen Schlüssel von der SSLAS-Software zu empfangen und das Pseudo-CA-Zertifikat der Webbrowser-Software auf dem Client-Computer zu dessen Validierung zu präsentieren.

Zeitrückgewinnungsschema für Satelliten-Backhaul-Verbindung

Patent Nummer 7,929,907

Ein entferntes Satellitenmodem verbreitet in Verbindung mit einer Vermittlungsvorrichtungskonfiguration Rahmen über eine zellulare Backhaul-Verbindung, um die PRC-Rückverfolgbarkeit zu bewahren, indem es ein rahmenbasiertes Signal empfängt, wobei das rahmenbasierte Signal mit einem Hub-Taktsignal übereinstimmt, das zur Abgrenzung von Rahmen in dem rahmenbasierten Signal betreibbar ist, und einen Rahmenanfang in dem empfangenen rahmenbasierten Signal identifiziert, so dass der Rahmenanfang unabhängig von der Symbolzeit des Hub-Taktsignals ist. Als Reaktion auf den Start des Rahmens erzeugt das Modem ein Zeitsteuerungspaket, das einem entfernten Zeitsteuerungssignal entspricht, und leitet das Zeitsteuerungspaket und das rahmenbasierte Signal weiter, wobei das Zeitsteuerungspaket zur Dekodierung des rahmenbasierten Signals dient, das dem Hub-Zeitsteuerungssignal unter Verwendung des entfernten Zeitsteuerungssignals entspricht.

System zur Signalfilterung und zugehörige Verfahren

Patent Nummer 7,991,373

Ein Signalfiltersystem für ein Frequenzwiederverwendungssystem. Eine erste Implementierung kann ein Abwärtsstrecken-Basisbandsignal enthalten, das mit einem Abwärtsstrecken-Bandbreitenfilter gekoppelt ist und ein zusammengesetztes Empfangssignal enthält, das mindestens ein Störsignal und ein interessierendes Signal enthält, die jeweils eine zusammengesetzte Bandbreite, eine erste Bandbreite und eine zweite Bandbreite haben. Ein Aufwärtsstrecken-Basisbandsignal kann enthalten sein, das mit einem Aufwärtsstrecken-Bandbreitenfilter gekoppelt ist und eine Nachbildung des Störsignals enthält, die dem Störsignal entspricht und eine Störbandbreite aufweist. Ein Basisband-Verarbeitungsmodul kann mit dem Downlink-Bandbreitenfilter und dem Uplink-Bandbreitenfilter gekoppelt und so konfiguriert sein, dass es das Störsignal aus dem zusammengesetzten Empfangssignal unter Verwendung der Nachbildung des Störsignals löscht. Der Downlink-Bandbreitenfilter kann so konfiguriert sein, dass er die zusammengesetzte Bandbreite reduziert, und der Uplink-Bandbreitenfilter kann so konfiguriert sein, dass er die Interferenzbandbreite reduziert.

Redundanzsystem für ein Fernmeldesystem und zugehörige Verfahren

Patent Nummer 8,022,781

Ein Redundanzsystem für ein Gleichkanal-Telekommunikationssystem und zugehörige Verfahren. Implementierungen des Redundanzsystems können mindestens einen ersten Modulator und einen zweiten Modulator mit einem Symbol-Mapper umfassen, der mit einem parallelen Bitsignal gekoppelt ist. Der Symbol-Mapper kann so konfiguriert sein, dass er jedes einer Vielzahl von parallelen Bits, die über das parallele Bitsignal empfangen werden, an eine Vielzahl von signifikanten Bitsignalen weiterleitet. In einer ersten Implementierung kann eine Vielzahl signifikanter Bitsignalmultiplexer verwendet werden, um die Vielzahl paralleler Bitsignale zu schalten, damit der erste und der zweite Modulator entweder in einem redundanten oder einem Betriebsmodus arbeiten können. In einer zweiten Implementierung können ein PMSI-Codierer und ein PMSI-Decodierer verwendet werden, um die mehreren signifikanten Bitsignale über einen Schnittstellenbus als reales Dual-Data-Rate-Signal (DDR) und als imaginäres DDR-Signal zu übertragen.

Inhaltsadressierbare Speicher und Zustandsmaschinen zur Durchführung von Drei-Byte-Übereinstimmungen und zur Bereitstellung von Fehlerschutz

Patent Nummer 8,028,125

Ein Verfahren und System zum Erkennen übereinstimmender Zeichenfolgen in einer Zeichenfolge, die einen inhaltsadressierbaren Speicher verwendet, wird offenbart.

Inhaltsadressierbare Speicher und Zustandsmaschinen zur Durchführung von Drei-Byte-Übereinstimmungen und sekundären Übereinstimmungen und zur Bereitstellung von Fehlerschutz

Patent Nummer 8,046,532

Ein Verfahren und System zum Erkennen übereinstimmender Zeichenfolgen in einer Zeichenfolge, die einen inhaltsadressierbaren Speicher verwendet, der primäre und sekundäre Übereinstimmungen verwendet, wird offenbart.

Adaptive Aktualisierungsrate für Header-Kompression über lange Ausbreitungskanäle und verwandte Methoden

Patent Nummer 8,060,646

Ein adaptives Telekommunikations-Paketübertragungssystem. Implementierungen können eine Kompressionsmaschine enthalten, die so konfiguriert ist, dass sie einen Header von mindestens einem unkomprimierten Paket komprimiert und mindestens ein komprimiertes Paket, das dem mindestens einen unkomprimierten Paket entspricht, über einen mit der Kompressionsmaschine gekoppelten Kommunikationskanal sendet. Ein Aktualisierungsratenrechner kann enthalten sein, der so konfiguriert ist, dass er mindestens einen Fehler und mindestens einen Erfolg von einer Dekomprimierungsmaschine empfängt und eine adaptive Aktualisierungsrate auf der Grundlage des mindestens einen Fehlers oder des mindestens einen Erfolgs berechnet. Der Aktualisierungsratenrechner kann so konfiguriert sein, dass er eine adaptive Aktualisierungsrate an die Komprimierungsmaschine übermittelt. Die Kompressionsmaschine kann so konfiguriert sein, dass sie mindestens ein unkomprimiertes Paket über den Kommunikationskanal entsprechend der vom Aktualisierungsratenrechner empfangenen adaptiven Aktualisierungsrate überträgt.

Zuweisung von Codes an und Reparatur von Huffman-Bäumen

Patent Nummer 8,106,797

Ein Verfahren zur Zuweisung von Codes zu Huffman-Bäumen und zur Reparatur ungültiger Huffman-Bäume wird offengelegt, bei dem ein berechnetes Delta verwendet und Knoten innerhalb des Huffman-Baums durch Anpassung ihrer Codierungsregistereinträge verschoben werden.

Modem mit Burst-Verarbeitung

Patent Nummer 8,107,515

Ein Modem mit Burst-Verarbeitung. Implementierungen können eine Empfangsseite enthalten, die einen Channelizer umfasst, der angepasst ist, um eine Vielzahl von Kanälen zu verarbeiten und eine Vielzahl von Rahmen in ein Empfangs-RAM-Array zu schreiben. Eine Empfangsrahmen-Zustandsmaschine kann so ausgelegt sein, dass sie ein Zeitsignal unter Verwendung eines Burst-Zeitplans für die Vielzahl von Rahmen erzeugt. Ein Demodulator kann mit dem Empfangs-RAM-Array gekoppelt und so ausgelegt sein, dass er aus dem Empfangs-RAM-Array nur den einen oder die mehreren Bursts aus der Vielzahl der Rahmen liest, die durch das Zeitsignal angezeigt werden. Eine Sendeseite kann einen Modulator umfassen, der mit einer Übertragungsrahmen-Zustandsmaschine, mit einem Sende-RAM-Array und einer Kombiniererbank gekoppelt ist. Die Kombiniererbank kann die modulierte Mehrzahl von Kanälen aus dem Sende-RAM-Array lesen und eine Mehrzahl von Rahmen unter Verwendung eines Zeitsignals zusammenstellen, das von der Sende-Rahmen-Zustandsmaschine aus einem Burst-Zeitplan erzeugt wird.

Methoden zur Verkapselung von Datenpaketen

Patent Nummer 8,108,546

Ein Datenkapselungssystem und zugehörige Verfahren. Implementierungen können Folgendes umfassen: Bilden mindestens eines Rahmens mit einer Datennutzlast, einer Datensequenz und einem oder mehreren Steuerbytes; Auswerten von Daten, die in der Datennutzlast zu speichern sind, und Festlegen eines Wertes des einen oder der mehreren Steuerbytes, wobei der Wert des einen oder der mehreren Steuerbytes gleich sein kann: einem ersten Steuerbyte-Wert, wobei ein oder mehrere Werte der Daten dem ersten Steuerbyte-Wert entsprechen; einem zweiten Steuerbyte-Wert, der eine Größe der Daten angibt; oder einem dritten Steuerbyte-Wert, wobei ein oder mehrere Werte der Daten über den Rahmen hinaus weitergehen. Der Wert jedes der einen oder mehreren Steuerbytes für jeden der mindestens einen Rahmen kann entweder dem ersten, zweiten oder dritten Steuerbyte-Wert entsprechen.

Andere Patente von Dritten

Adaptiver Canceller für Frequenzwiederverwendungssysteme

Patent Nummer 6,859,641

Adaptiver Interferenzunterdrücker zum Unterdrücken eines Störsignals, das einer verzögerten, frequenzumgesetzten, amplituden- und phasenverschobenen Version eines gesendeten Signals entspricht, das in einem zusammengesetzten empfangenen Signal enthalten ist, das durch ein Relaissystem wie einen Satellitentransponder weitergeleitet wird. Der Canceller wandelt das empfangene Signal und eine lokale Kopie des gesendeten Signals digital von ZF auf das Basisband herunter, wendet eine variable Verzögerungs- und Frequenzkompensation auf die Kopie als grobe Verzögerungs- und Frequenzkorrektur an und verfolgt feine Verzögerungs-, Amplituden- und Phasendifferenzen unter Verwendung eines adaptiven Filters mit endlicher Impulsantwort, um ein Löschsignal zu erzeugen, das der verzögerten und frequenzverschobenen Version entspricht. Ein Verfahren zur Minimierung der Ausgangsleistung erzeugt ein Fehlersignal, das die variable Verzögerung und den adaptiven Filter so steuert, dass die Leistung im interessierenden Signal minimiert wird, um die Auslöschung des Störsignals zu maximieren.

Frequenzanalyse

Patent Nummer 6,907,083

Es wird eine Vorrichtung zur Trennung des Frequenzinhalts eines Eingangssignals offenbart. Die Vorrichtung umfasst eine Vielzahl von Frequenzaufteilungsstufen, wobei jede Stufe ein oder mehrere Aufwärtswandler- und Abwärtswandlerpaare enthält. Ein Aufwärtswandler- und Abwärtswandlerpaar dient dazu, (i) ein komplexes Eingangssignal zu empfangen, das eine Eingangsbandbreite darstellt, und (ii) ein erstes komplexes Ausgangssignal auszugeben, das einen oberen Teil der Eingangsbandbreite darstellt, und ein zweites komplexes Ausgangssignal, das einen unteren Teil der Eingangsbandbreite darstellt. Der obere Teil und der untere Teil sind zusammenhängend und stellen zusammen den Eingangsbandbreitenbereich dar.

Adaptiver Canceller für Frequenzwiederverwendungssysteme

Patent Nummer 7,228,104