Resumen de patentes

Implementación en una sola pila de un codificador/decodificador Reed-Solomon

Patente número 5.396.502

La presente invención es para una Unidad de Corrección de Errores (ECU) que utiliza una arquitectura de pila única para la generación, reducción y evaluación de los polinomios involucrados en la corrección de un código Reed-Solomon. El circuito utiliza el mismo hardware para generar los síndromes, reducir los polinomios .OMEGA.(x) y .LAMBDA.(x) y evaluar los polinomios .OMEGA.(x) y .LAMBDA.(x). Algunos de los aspectos específicos del cálculo y la reducción de los polinomios mencionados también son novedosos. En primer lugar, la implementación del multiplicador general de campo de Galois es nueva y más rápida que las implementaciones anteriores. En segundo lugar, el circuito para implementar la función inversa del campo de Galois no ha aparecido en diseños anteriores. Tercero, se utiliza un método novedoso para generar los polinomios .OMEGA.(x) y .LAMBDA.(x) (incluida la alineación de estos polinomios antes de la evaluación). En cuarto lugar, las correcciones se realizan en el mismo orden en que se reciben mediante una etapa de premultiplicación previa a la evaluación. En quinto lugar, se utiliza un método novedoso para implementar indicadores de errores no corregibles. En sexto lugar, la ECU se rige por los datos, de modo que no ocurre nada si no hay datos presentes. Por último, los datos intercalados se gestionan internamente en el chip.

Sistema adaptativo de compresión de datos con lógica sistólica de concordancia de cadenas

Patente número 5.532.693

Un sistema adaptativo de compresión de datos sin pérdidas con lógica sistólica de concordancia de cadenas realiza la compresión y descompresión a la velocidad máxima de un símbolo por ciclo de reloj. El sistema de compresión de datos adaptativa utiliza una mejora del algoritmo LZ1. Se utiliza una memoria de contenido direccionable (CAM) para almacenar los últimos n símbolos de entrada. La CAM es estacionaria, los datos almacenados no se desplazan por toda la CAM, sino que la CAM se utiliza como una cola circular controlada por un contador de puntero de dirección de escritura (WREN). Durante una operación de compresión, se puede escribir un nuevo símbolo de entrada en la CAM en cada ciclo de reloj, mientras que simultáneamente se busca el símbolo de entrada en el resto de la CAM. Asociada a cada palabra de la matriz CAM hay una máquina de estado de coincidencia de cadenas (SMSM) y un módulo lógico de direcciones (ALM). Estos módulos detectan la aparición de cadenas almacenadas en la matriz CAM que coinciden con la cadena de entrada actual e informan de la dirección de la cadena coincidente más larga más cercana al puntero de dirección de escritura. Los módulos SMSM constituyen una matriz lógica sistólica, en la que la información de estado se desplaza de forma sincrónica en la dirección del puntero de dirección de escritura. Las cadenas se representan mediante un código de cadena que incluye un valor de longitud, que representa la longitud de la cadena, y un valor de posición, que representa la posición en el CAM del comienzo de la cadena. Durante una operación de descompresión, se introducen en el sistema los símbolos individuales y los códigos de cadena. Los símbolos se almacenan en la CAM y la lógica de control genera los símbolos de datos descomprimidos utilizando los datos almacenados y los códigos de cadena.

Sistema convertidor de radiofrecuencia (RF) con conmutación de protección distribuida y método para ello

Patente número 5.666.646

La presente invención se refiere a un sistema de conversión de RF mejorado. El sistema de conversión de RF se compone de una pluralidad de módulos convertidores de RF configurados para un funcionamiento redundante del sistema mediante conmutación de protección distribuida en una configuración activa en "cadena". La configuración "en cadena" distribuye las funciones de conmutación de protección del convertidor a cada módulo convertidor de RF individual a través de un módulo de conmutación acoplado a cada uno de los módulos convertidores de RF. La "cadena margarita" termina en un convertidor de RF de reserva que asume la frecuencia y atenuación de un módulo convertidor de RF averiado. Un bus de alta velocidad proporciona una interfaz de comunicación entre cada uno de los módulos convertidores de RF en línea y el módulo convertidor de RF de reserva, de modo que el módulo convertidor de RF de reserva pueda detectar fallos y reconfigurar el sistema para sustituir a un módulo convertidor de RF averiado. Cuando se detecta un fallo en un módulo convertidor de RF, el módulo convertidor de RF averiado puede separarse del sistema convertidor de RF activo separando el módulo convertidor de RF de su módulo de conmutación y dejando intacto el sistema convertidor de RF activo en línea a través del módulo de conmutación. La conmutación de protección distribuida en una configuración activa de "cadena margarita" también puede utilizarse para proporcionar una protección de reserva fiable para otros tipos de equipos de comunicación.

Aparato y método para aumentar el acceso a los datos en un sistema de almacenamiento en caché orientado a archivos de red

Número de patente 5.682.514

Un aparato para el acceso aumentado de datos en una red orientada archivo comprende una computadora del servidor del archivo que tiene un sistema operativo, una primera memoria, una memoria de almacenaje permanente y un procesador, una computadora que verifica del escondrijo operablemente conectada con la computadora del servidor del archivo de una manera de formar una red para rápidamente transferir datos, la computadora que verifica del escondrijo que tiene un sistema operativo, una primera memoria y un procesador con los medios para realizar una operación en los datos almacenados en la memoria de almacenaje permanente de la computadora del servidor del archivo para producir una firma de los datos, un ordenador cliente remoto que tiene un sistema operativo, una primera memoria, una memoria caché y un procesador con medios para realizar una operación sobre los datos almacenados en la memoria caché para producir una firma de los datos, un servidor de comunicación que se conecta de forma operable al ordenador cliente remoto con el ordenador verificador de caché y el ordenador servidor de archivos, y un comparador asociado de forma operable con el ordenador verificador de caché para comparar las firmas de los datos entre sí para determinar si la firma de los datos del cliente remoto es válida.

Ventana corredera con sistema de compresión de datos de gran brecha

Patente número 5.694.125

Un sistema de compresión de datos de ventana deslizante con gran separación es fácil de aplicar y ofrece una buena compresión en una amplia variedad de imágenes binivel. Se utiliza un compresor de ventana deslizante con un tamaño de ventana muy pequeño junto con un búfer de almacenamiento lo suficientemente grande como para contener al menos una línea de barrido completa de símbolos de datos. Acoplado al búfer de almacenamiento hay circuitos que comprueban la coincidencia entre el símbolo de datos entrante y un símbolo almacenado en una ubicación programable específica. Preferiblemente, esta ubicación programable se encuentra exactamente a una longitud de línea de exploración. Las ubicaciones de coincidencia están dentro del rango de la ventana pequeña o son exactamente iguales a la ubicación programable específica. Todo el compresor puede verse como una ventana deslizante con un gran espacio (SWBG). Esta ventana deslizante tiene una longitud correspondiente a la longitud de la línea de exploración, y está formada por la ventana pequeña, seguida de un hueco grande y, a continuación, la ubicación programable específica, al final de la línea de exploración.

RAM multipuerto para decodificador Viterbi

Patente número 5.822.341

Una estructura del bloque de la memoria para el uso dentro de un decodificador del viterbi incluye RAMs duales múltiples del puerto configuradas como RAMs multiport. La estructura de bloques de memoria está configurada para permitir una operación de escritura de una palabra y una operación de lectura de N palabras durante un único ciclo de reloj con el fin de lograr un símbolo de salida decodificado por período de reloj utilizando el algoritmo viterbi. Mediante el uso de RAMs de doble puerto, se consigue una estructura de bloques de memoria más densa y menos costosa. Un flujo codificado de símbolos de entrada se introduce en el descodificador viterbi y se escribe en la estructura de bloques de memoria palabra a palabra. Una vez que se han escrito X+Y bits en la estructura de bloques de memoria, el descodificador leerá N palabras de la estructura de bloques de memoria, simultáneamente, volviendo a leer a través de X+Y palabras y emitiendo Y bits N a la vez al final del recorrido de vuelta a través de la memoria. Este proceso se repite una vez que las siguientes Y palabras han sido escritas en el bloque de memoria 22, con X+Y palabras siendo rastreadas y los Y bits apropiados siendo emitidos, hasta que todo el flujo codificado de símbolos de entrada ha sido decodificado.

Aparato y método para aumentar el acceso a los datos en un sistema de almacenamiento en caché orientado a archivos de red

Patente número 5.835.943

Un aparato para el acceso aumentado de datos en una red incluye una computadora del servidor del archivo que tiene una memoria de almacenaje permanente, una computadora que verifica del escondrijo conectada operablemente con la computadora del servidor del archivo de una manera de formar una red para rápidamente transferir datos, la computadora que verifica del escondrijo que tiene un sistema operativo, una primera memoria y un procesador con los medios para realizar una operación en los datos almacenados en la memoria de almacenaje permanente de la computadora del servidor del archivo para producir una firma de la característica de los datos de uno de un archivo y de un directorio, un ordenador cliente remoto que tiene un sistema operativo, una primera memoria, una memoria caché y un procesador con medios para realizar una operación sobre los datos almacenados en la memoria caché para producir una firma de los datos, un servidor de comunicación conectado de forma operable al ordenador cliente remoto con el ordenador verificador de caché y el ordenador servidor de archivos y comparadores asociados de forma operable con el ordenador verificador de caché y el ordenador cliente remoto para comparar las firmas de los datos entre sí para determinar si la firma de los datos del cliente remoto es válida.

Aparato y método para aumentar el acceso a los datos en un sistema de almacenamiento en caché orientado a objetos de archivos de red

Número de patente 6.012.085

Un aparato para el acceso aumentado de los datos en una red incluye una computadora del servidor del archivo/del objeto que tiene una memoria de almacenaje permanente, una computadora que verifica del escondrijo conectada operablemente con la computadora del servidor del archivo/del objeto de una manera de formar una red para transferir rápidamente datos, la computadora que verifica del escondrijo que tiene un sistema operativo, una primera memoria y un procesador capaces de realizar una operación en los datos almacenados en la memoria de almacenaje permanente de la computadora del servidor del archivo/del objeto para producir una firma de la característica de los datos de uno de un archivo, de un objeto y de un directorio, un ordenador cliente remoto que tiene un sistema operativo, una primera memoria, una memoria caché y un procesador capaz de realizar una operación sobre los datos almacenados en la memoria caché para producir una firma de los datos, un servidor de comunicación conectado de forma operable al ordenador cliente remoto con el ordenador verificador de caché y el ordenador servidor de archivos/objetos y comparadores asociados de forma operable con el ordenador verificador de caché y el ordenador cliente remoto para comparar las firmas de los datos entre sí para determinar si la firma de los datos del cliente remoto es válida.

Sintetizador multifrecuencia híbrido analógico-digital de bucle de enganche de fase

Número de patente 6.028.460

Un sintetizador híbrido multifrecuencia se compone de un bucle de enganche de fase analógico, un bucle de enganche de fase digital y un monitor de bucle de enganche de fase. El bucle de enganche de fase digital proporciona un modo de adquisición de frecuencia acelerado y preciso para el sintetizador. El bucle de enganche de fase analógico proporciona un modo de funcionamiento robusto una vez lograda la adquisición de frecuencia. El monitor de bucle de enganche de fase proporciona un circuito de control que supervisa el sintetizador en busca de perturbaciones de frecuencia y fase. El monitor de bucle de enganche de fase controla un conmutador electrónico que selecciona el bucle de enganche de fase analógico o digital. La invención se caracteriza además por el filtrado de paso de banda programable, la detección de sensibilidad de pico y una función de bloqueo rápido.

Aparato y método para aumentar el acceso a los datos en un sistema de caché orientado a objetos

Número de patente 6.122.637

Un aparato que tiene un ordenador de servidor de objeto que tiene un sistema operativo, una primera memoria, una memoria de almacenamiento permanente y un procesador con un módulo para realizar una operación en unos datos de objeto predeterminados almacenados en la memoria de almacenamiento permanente del ordenador de servidor de objeto para producir una firma de ordenador de servidor de objeto de los datos de objeto predeterminados y un ordenador de cliente remoto operablemente asociado con el ordenador de servidor de objeto que tiene un sistema operativo, una primera memoria, una memoria caché y un procesador con un módulo para realizar una operación en los datos de objeto predeterminados similares almacenados en la memoria caché y recuperar la firma de los datos de objeto predeterminados similares, y un comparador operablemente asociado con el ordenador cliente remoto para comparar la firma de los datos de objeto predeterminados con la firma de los datos de objeto predeterminados similares para determinar si la firma de los datos de objeto predeterminados similares es válida.

Aparato y método para aumentar la velocidad de un sistema cliente/servidor orientado a archivos/objetos en red

Número de patente 6.339.787

An apparatus for increased data access from data of the type including at least one of a file, an object and a directory in a file/object oriented network comprises a file/object server computer having an operating system, a first memory, a permanent storage memory, and a processor, a remote client computer operably connected to the file/object server computer in a manner to rapidly transfer data objects, having an operating system, a first memory, a permanent storage memory, and a processor, un enlace de comunicación que conecta de forma operativa el ordenador cliente remoto y el ordenador servidor de archivos/objetos que incluye un enrutador para el encaminamiento entre una WAN y una LAN, software asociado de forma operativa con uno de los ordenadores servidor de archivos/objetos y el ordenador cliente remoto para determinar si los objetos de datos se transfieren a través de la WAN o la LAN, software asociado de forma operativa con uno de los ordenadores servidor de archivos/objetos y el ordenador cliente remoto para comprimir los objetos de datos al detectar la transferencia a través de la WAN, y software para ensamblar los objetos de datos en un flujo y transferir los objetos de datos a través de una de las WAN y la LAN.

Descodificador turbo de códigos de producto

Número de patente 6.526.538

La presente invención es un descodificador de código de producto turbo capaz de descodificar esquemas de codificación multidimensionales. El decodificador puede implementarse en cualquier sistema de comunicación digital capaz de recibir un flujo de datos codificados. El decodificador está configurado para recibir valores de decisión suaves. El decodificador decodifica iterativamente los datos generando nuevos valores de diferencia blanda para cada eje-iteración de decodificación. Estos valores de diferencia suaves representan el cambio en los valores de decisión suaves después de cada eje-iteración. Los valores de diferencia blanda de cada iteración de eje se suman con los valores de decisión blanda originales en la descodificación de cada uno de los otros ejes. Después de cualquier iteración completa, es decir, después de que todas las dimensiones de los ejes se hayan descodificado una vez completa, los valores de diferencia anteriores para cualquier eje se descartan cuando ese eje se descodifica en iteraciones posteriores. Por consiguiente, no se introduce continuamente la misma información en el descodificador durante cada iteración posterior, lo que disminuye la probabilidad de error y ofrece una mejora con respecto a los descodificadores anteriores. Por otra parte, utilizando la lógica de cálculo de vecinos más cercanos, el decodificador de la presente invención es capaz de generar vecinos más cercanos válidos de manera más eficiente sin necesidad de utilizar una tabla de consulta, reduciendo así la cantidad de tiempo necesario para decodificar. Por último, el descodificador de la presente invención utiliza cuatro descodificadores dispuestos en paralelo junto con una matriz de memoria única esquema de acceso de tal manera que varias filas o columnas pueden ser decodificados al mismo tiempo, lo que aumenta el tiempo de rendimiento de datos del decodificador sobre anteriores decodificadores de código de producto turbo.

Sistema para aumentar el acceso a los datos en red que dispone de un dispositivo de compresión para determinar y controlar la compresión de datos/objetos en función de un porcentaje máximo predeterminado de la capacidad de procesamiento de la CPU

Patente número 6.615.275

Un apparatus para acceso de datos aumentado de datos del tipo incluyendo por lo menos uno de un archivo, de un objeto y de un directorio en un archivo/de una red orientada objeto comprende un dispositivo de la compresión que tiene medios para determinar cuándo procesando dicho CPU alcanza un porcentaje predeterminado de la capacidad de proceso máxima, y significa operably asociado con dicho determinar significa para controlar la compresión de datos/del objeto sobre alcanzar el porcentaje predeterminado dicho de una manera para ayudar a proceso para caer debajo del porcentaje predeterminado dicho.

Circuito de bucle de enganche de fase de suma digital con control de banda lateral y método para ello

Número de patente 6.753.711

Un circuito digital de bucle de enganche de fase sumador con control de banda lateral proporciona alta precisión y alta velocidad de adquisición en un sintetizador de frecuencia multilazo. Se utiliza un comparador de fase digital para controlar un oscilador controlado por tensión en respuesta a las entradas de múltiples bucles externos. Un circuito de control de barrido establece una condición de barrido inicial para resolver las ambigüedades de bloqueo en los múltiples bucles externos. La selección de banda lateral puede realizarse seleccionando una salida invertida o no invertida del comparador de fase digital.

Descodificador turbo de códigos de producto

Número de patente 6.763.494

La presente invención es un decodificador de código de producto turbo que decodifica esquemas de codificación multidimensional. El decodificador puede implementarse en cualquier sistema de comunicación digital que reciba un flujo de datos codificados. El decodificador está configurado para recibir valores de decisión suaves. El decodificador decodifica iterativamente los datos generando nuevos valores de diferencia blanda para cada eje-iteración de decodificación. Estos valores de diferencia suaves representan el cambio en los valores de decisión suaves después de cada eje-iteración. Los valores de diferencia blanda de cada iteración de eje se suman con los valores de decisión blanda originales en la descodificación de cada uno de los otros ejes. Después de cualquier iteración completa, es decir, después de que todas las dimensiones de los ejes se hayan descodificado una vez completa, los valores de diferencia anteriores para cualquier eje se descartan cuando ese eje se descodifica en iteraciones posteriores. Por consiguiente, no se introduce continuamente la misma información en el descodificador durante cada iteración posterior, lo que disminuye la probabilidad de error y ofrece una descodificación mejorada. Además, al utilizar una lógica única de cálculo de vecinos más próximos, el descodificador genera vecinos más próximos válidos de forma más eficiente sin necesidad de utilizar una tabla de consulta, lo que reduce el tiempo necesario para descodificar. Por último, el descodificador utiliza cuatro descodificadores dispuestos en paralelo junto con un esquema único de acceso a la matriz de memoria que permite descodificar varias filas o columnas al mismo tiempo, lo que aumenta el tiempo de procesamiento de datos del descodificador.

Método y aparato para acelerar selectivamente las comunicaciones de red

Número de patente 6.937.560

Un método y un aparato para acelerar selectivamente las comunicaciones de red proporciona un funcionamiento mejorado de las comunicaciones de red a través de canales con grandes retardos, como un canal de comunicaciones por satélite. Un mecanismo de gestión de configuración proporciona una selección de configuración de aceleración para direcciones particulares de dispositivos que pueden comunicarse a través de los canales de comunicaciones. La aceleración puede omitirse para determinadas direcciones o clases de dispositivos dentro de la red y pueden asignarse prioridades, lo que permite cortar la aceleración cuando se alcanza un número umbral de sesiones. El método y el sistema también pueden permitir que una clase de sesión de mayor prioridad se adelante a una sesión de menor prioridad eliminando recursos de la sesión de menor prioridad y asignándolos a la sesión de mayor prioridad. La velocidad de datos de la sesión de menor prioridad se reduce entonces (debido a la ausencia de aceleración o a la reducción del tamaño del búfer) para reducir el flujo de tráfico.

Sistema decodificador de código de producto turbo mejorado que utiliza un método de organización de palabras de código

Número de patente 7.039.846

Un método y un aparato para descodificar una cadena de bits de información codificada en bloque lineal que comprende: convertir la cadena en una pluralidad de palabras clave. Ejecutar decisiones duras y blandas en cada palabra de código para generar un vector de decisiones duras y blandas. Cálculo del síndrome y localización de los dos valores mínimos mediante aritmética de campo de Galois. Designación de estos valores LOW1 y LOW2 y xoring con un Nc1, generando así Nc2. Intercambiando Nc1 con Nc2 y determinando el valor de decisión suave más bajo, Min1 y el siguiente valor más bajo, Min2. Las dos posiciones de bit que crean Min1 se designan como MinA y MinB. MinA se sustituye por Min2 menos el valor MinA. MinB se sustituye por Min2 menos el valor en MinB. Generando un codeword de salida restando Min1 de todos los otros valores de las ubicaciones de bits y 2 complementando todos los valores suaves con 0 en su ubicación. Creación del nuevo vector de valores suaves. Algunas realizaciones incluyen un sistema y método que organiza un codeword codificado. El codeword codificado tiene varios bits del codeword. El método recibe la palabra de código codificada, asigna múltiples bits de palabra de código a al menos una dirección de memoria en una pluralidad de direcciones de memoria, y decodifica iterativamente la palabra de código recibida utilizando la pluralidad de direcciones de memoria en un orden predeterminado. El orden predeterminado se basa en una dimensión de la codificación recibida.

Método y aparato para la agregación de señales de red y la reducción del ancho de banda

Número de patente 7.072.296

La demanda de redes inalámbricas aumenta continuamente a medida que los proveedores de servicios inalámbricos buscan capacidades de servicio adicionales. En un sistema de comunicación celular, las líneas arrendadas entre los emplazamientos celulares remotos y las correspondientes Oficinas de Conmutación Móvil (MSO) siguen siendo un coste operativo importante. La reducción del ancho de banda mediante la identificación y eliminación de los datos de carga útil y la información de control que no es necesario reproducir por completo porque puede deducirse de la información accesible o transmitida previamente permite utilizar menos líneas para soportar el mismo ancho de banda. Una pasarela de acceso inalámbrico es operable para agregar tales datos redundantes y regenerables en un enlace backhaul entre un sitio celular inalámbrico y la correspondiente oficina de conmutación móvil (MSO) para proporcionar una reducción de ancho de banda sin pérdidas de baja latencia y específica del tipo. La pasarela de acceso inalámbrico identifica la información regenerable y elimina las partes de los datos que el dispositivo no necesita transmitir porque los datos son redundantes, o accesibles o recreables, en el lado receptor. De este modo, el dispositivo de acceso permite que menos líneas transporten el tráfico de mensajes reducido transmitiendo sólo los datos no recreables y eliminando el tráfico de mensajes para la información regenerable.

Sistema mejorado de descodificación turbo del código de producto

Número de patente 7.085.987

Códigos de producto turbo concatenados para comunicaciones terrestres y por satélite de alto rendimiento

Patente número 7.107.505

Arquitectura para mejorar la codificación/decodificación de información de un canal. Un flujo de bits de información entrantes se organiza en una primera matriz de bits de información. La primera matriz de bits de información se procesa en un primer código de bits, cuyos bits forman una pluralidad de primeras palabras de código que tienen una distancia mínima a eventos de error vecinos. Los bits seleccionados del primer código se reorganizan en una segunda matriz de bits mediante rotaciones sucesivas intermitentes de los bits seleccionados del primer código. A continuación, se genera un segundo código a partir de la segunda matriz de bits para aumentar la distancia mínima a los eventos de error vecinos.

Filtro de decimación digital con etapas de decimación de respuesta finita al impulso (FIR)

Patente número 7.117.235

Un filtro de decimación digital con etapas de decimación de respuesta a impulsos finitos (FIR) ofrece mejores prestaciones que un filtro de decimación Hogenauer. El filtro consta de varias etapas integradoras seguidas de varias etapas de decimación FIR. Los ceros del filtro son sintonizables mediante el ajuste de los coeficientes enteros de las etapas FIR, lo que permite sintonizar la respuesta de corte, a diferencia de la respuesta sinusoidal fija del filtro Hogenauer. Como resultado, se reduce el número de etapas necesarias para una inclinación determinada, lo que reduce drásticamente la cantidad de circuitos digitales necesarios para implementar un diseño de filtro concreto. El filtro mejorado es especialmente adecuado para su uso en etapas digitales de frecuencia intermedia (FI) en receptores, y para aplicaciones basadas en código en las que se desea una tasa de decimación seleccionable y no se dispone de una multiplicación rápida.

Descodificación de corrección de errores hacia delante de entrada suave-salida suave para códigos turbo

Número de patente 7.117.418

Un método de decodificación turbo utilizando información de entrada suave-salida suave. Un vector de datos se muestrea a partir de un canal de datos. A continuación, el vector de datos se procesa para generar una palabra de código final de bits. Se genera un vector de fiabilidad final de valores de fiabilidad asociados con la palabra de código final, de manera que cada bit de la palabra de código final de bits tiene un valor de fiabilidad correspondiente en el vector de fiabilidad final. Los valores de fiabilidad correspondientes para una o más posiciones de bits de la palabra de código final se determinan mediante una métrica de diferencia de distancia, y los valores de fiabilidad correspondientes para una o más posiciones de bits de la palabra de código final se determinan utilizando una aproximación numérica.

Bloque de procesamiento digital de FI con etapas de decimación de respuesta finita al impulso (FIR)

Número de patente 7.213.042

Un bloque de procesamiento digital de frecuencias intermedias (FI) que incluye un filtro de decimación con etapas de decimación de respuesta a impulsos finitos (FIR) proporciona un rendimiento mejorado con respecto a un filtro de decimación Hogenauer. El filtro comprende múltiples etapas integradoras seguidas de múltiples etapas de decimación FIR. Los ceros del filtro son sintonizables mediante el ajuste de los coeficientes enteros de las etapas FIR, lo que permite sintonizar la respuesta de corte, a diferencia de la respuesta sinusoidal fija del filtro Hogenauer. Como resultado, se reduce el número de etapas necesarias para una inclinación determinada, lo que reduce drásticamente la cantidad de circuitos digitales necesarios para implementar un diseño de filtro concreto. El filtro mejorado es especialmente adecuado para su uso en etapas digitales de FI en receptores, y para aplicaciones basadas en código en las que se desea una tasa de decimación seleccionable y no se dispone de una multiplicación rápida.

Método y sistema de modulación y detección de comunicaciones con símbolos de alta tasa de datos

Patente número 7.254.188

Un método y un sistema para modular y detectar comunicaciones de símbolos de alta velocidad de datos proporciona un rendimiento superior en canales que tienen una eficiencia espectral fija. Se emplea una constelación de modulación de amplitud en cuadratura (QAM) y un mapeo optimizado para codificar/detectar una señal de comunicaciones y se proporciona corrección de errores mediante técnicas de corrección de errores hacia delante de alta velocidad. Se puede emplear un esquema de detección log likelihood y/o un detector de fase novedoso para mejorar aún más el rendimiento.

Arquitectura LDPC

Número de patente 7.353.444

La presente invención se refiere a un sistema de detección de errores hacia adelante, especialmente para su uso con códigos de comprobación de paridad de baja densidad. Una estructura SISO paralela permite al descodificador procesar varias ecuaciones de paridad al mismo tiempo. Hay un nuevo decodificador SISO que permite la actualización de las relaciones Log-likelihood en una sola operación, en contraposición a las dos pasadas tradicionalmente asociadas con los gráficos Tanner. En el descodificador, hay una estructura de mapeo que alinea correctamente las estimaciones almacenadas, las diferencias almacenadas y los SISO. También permite procesar simultáneamente varias instancias de los mismos datos. Esta estructura gestiona las actualizaciones y las diferencias de tal manera que todos los cálculos sobre un mismo dato que se procesan en paralelo se incorporan correctamente a las nuevas estimaciones actualizadas.

Códigos de producto turbo mejorados

Número de patente 7.356.752

Un módulo hipercodificador codifica un bloque de datos que tiene una pluralidad de subbloques. Cada subbloque incluye una pluralidad de palabras clave de código de bloque sistemático. Se añade al bloque un subbloque de paridad. El sub-bloque de paridad es un primer sub-bloque rotado por un número predeterminado de bits. Cada sub-bloque subsiguiente en el bloque n-dimensional es rotado por un número apropiado de bits y bit-wise XORed. Un método y aparato codificador que incluye el módulo hipercodificador recibe el bloque de datos. Una fila del bloque es inmediatamente emitida y codificada por un primer módulo de acuerdo con un primer esquema de codificación. Una columna es codificada por un segundo módulo según un segundo esquema de codificación. El segundo módulo genera, actualiza iterativamente y emite un segundo conjunto de datos codificados. El módulo hipercodificador codifica hiperdiagonalmente los bits de información como se ha descrito anteriormente y, a continuación, los emite.

Sistema de optimización de la replicación/sincronización de bases de datos

Número de patente 7.359.926

A system for optimization of database replication/synchronization includes a first computer-based device having software thereon for obtaining a state of condition a database object and associating a unique identifier with such database object, for altering form of the data and associating another unique identifier with such altered database object, and for determining the database object using the unique identifiers. The system can receive a replication request for updating data from a second computer for a database object on the second computer wherein the request contains a unique identifier comparatively equating to one of the identifiers on the first computer and sends either an instruction to second computer to perform a like alteration on the data or to send the changes to the database object.

Decodificador SISO

Número de patente 7.415.659

La presente invención se refiere a un sistema de detección de errores hacia adelante, especialmente para su uso con códigos de comprobación de paridad de baja densidad. Una estructura SISO paralela permite al descodificador procesar múltiples ecuaciones de paridad al mismo tiempo. Hay un nuevo decodificador SISO que permite la actualización de la Log-likelihood-ratio's en una sola operación, en contraposición a las dos pasadas tradicionalmente asociadas con el Tanner Graph's. En el descodificador, hay una estructura de mapeo que alinea correctamente las estimaciones almacenadas, las diferencias almacenadas y los SISO. También tiene la capacidad de procesar varias instancias de los mismos datos al mismo tiempo. Esta estructura gestiona las actualizaciones y las diferencias de tal manera que todos los cálculos sobre un mismo dato que se procesan en paralelo se incorporan correctamente a las nuevas estimaciones actualizadas.

Sistema mejorado de descodificación turbo del código de producto

Número de patente 7.421.638

Método y sistema capaces de realizar un flujo de datos a través de múltiples conexiones TCP o un intercalado concurrente de múltiples flujos de datos a través de múltiples conexiones TCP

Número de patente 7.543.072

A system for performing concurrent interleaves of multiple data streams over multiple TCP/IP connections includes a computer having data stream optimizing software for identifying the need of data stream exchange and initiating TCP/IP software to enable multiple TCP/IP connections, wherein data stream optimizing software is capable of uniquely splitting the obtained data, monitoring each established TCP/IP connection for availability of data transmission and transmitting over at least one of the TCP/IP connections based upon its availability the split data to another computer having data stream optimizing software thereon having the ability to assemble the split data received in a manner to be readily used.

Generación de códigos Huffman dinámicos

Número de patente 7.609.182

Los árboles Huffman pueden crearse rápida y eficazmente ordenando una pluralidad de nodos por peso en una pila de ordenación por inserción, saltando los dos nodos de menor peso de la pila de ordenación por inserción, formando un nodo de ramificación a partir de las entradas saltadas y colocando el nodo de ramificación en el ordenador por inserción.

Método y aparato para la agregación de señales de baja latencia y la reducción del ancho de banda

Número de patente 7.720.094

Sistema para comprimir y descomprimir datos de forma selectiva y automática y permitir que los datos comprimidos se reproduzcan de forma pseudo-nativa.

Número de patente 7.743.102

A system for selectively and automatically compressing and decompressing data in a manner such that the data file can be rendered in a pseudo-native form and such that a rendering application program can be invoked by the system includes a first computer-based device having software thereon for determining whether a data file is one of a native uncompressed form and compressed form upon one of attaching, detaching, receiving, rendering and accessing the data file. El software comprime la forma nativa sin comprimir de los datos en un archivo adjunto, y el software para mejorar la representación del archivo adjunto a un espectador en una forma pseudo-nativa, en la que el archivo adjunto permanece comprimido y se representa para que parezca estar en una forma nativa sin comprimir.

Descompresión de flujos de bits codificados huffman dinámicos

Número de patente 7.764.205

Se divulga un método y un sistema para descomprimir flujos de bits codificados Huffman dinámicos.

Método y sistema para aumentar el acceso a los datos en un entorno de red de capa de conexión segura

Número de patente 7.890.751

Un sistema para aumentar el acceso a datos en un entorno de red de capa de conexión segura incluye un ordenador servidor web que tiene software de servidor de aceleración SSL (SSLAS) y un ordenador cliente vinculado comunicativamente al ordenador servidor web que tiene software de cliente de aceleración SSL operablemente asociado con el ordenador cliente que se comunica con el software SSLAS para recibir una copia de un pseudo certificado CA y una clave pública del software SSLAS y presentar el pseudo certificado CA al software de navegador web en el ordenador cliente para su validación.

Esquema de recuperación de temporización para enlace de retorno por satélite

Número de patente 7.929.907

A remote satellite modem, in conjunction with a mediation device configuration propagates frames over a cellular backhaul link so as to preserve PRC traceability by receiving a frame based signal, in which the frame based signal conforms to a hub timing signal operable to demarcate frames in the frame based signal, and identifies a start of frame in the received frame based signal, such that the start of frame is independent of the symbol timing of the hub timing signal. En respuesta al inicio de trama, el módem genera un paquete de temporización correspondiente a una señal de temporización remota, y reenvía el paquete de temporización y la señal basada en tramas, en la que el paquete de temporización es para descodificar la señal basada en tramas correspondiente a la señal de temporización del concentrador utilizando la señal de temporización remota.

Sistema de filtrado de señales y métodos relacionados

Número de patente 7.991.373

Un sistema de filtrado de señales para un sistema de reutilización de frecuencias. Una primera implementación puede incluir una señal de banda base de enlace descendente, acoplada a un filtro de ancho de banda de enlace descendente, que incluye una señal recibida compuesta que incluye al menos una señal interferente y una señal de interés, cada una de las cuales tiene un ancho de banda compuesto, un primer ancho de banda y un segundo ancho de banda, respectivamente. Puede incluirse una señal de banda base de enlace ascendente, acoplada a un filtro de ancho de banda de enlace ascendente, que tiene una réplica de la señal interferente correspondiente con la señal interferente y que tiene un ancho de banda de interferencia. Un módulo de procesamiento de banda base puede estar acoplado al filtro de ancho de banda del enlace descendente y al filtro de ancho de banda del enlace ascendente y puede estar configurado para cancelar la señal interferente de la señal compuesta recibida utilizando la réplica de la señal interferente. El filtro de ancho de banda de enlace descendente puede estar configurado para reducir el ancho de banda compuesto y el filtro de ancho de banda de enlace ascendente puede estar configurado para reducir el ancho de banda de interferencia.

Sistema de redundancia para un sistema de telecomunicaciones y métodos relacionados

Número de patente 8.022.781

Un sistema de redundancia para un sistema de telecomunicaciones cocanal y métodos relacionados. Implementations of the redundancy system may include at least a first modulator and a second modulator having a symbol mapper coupled to a parallel bit signal. El mapeador de símbolos puede estar configurado para encaminar cada uno de una pluralidad de bits paralelos recibidos a través de la señal de bits paralelos a una pluralidad de señales de bits significativos. En una primera realización, una pluralidad de multiplexores de señal de bit significativa puede utilizarse para conmutar la pluralidad de señales de bit paralelas para permitir que el primer y segundo moduladores operen en un modo redundante u operativo. En una segunda realización, se puede utilizar un codificador de símbolos preestablecidos (PMSI) y un decodificador PMSI para transmitir la pluralidad de señales de bits significativos a través de un bus de interfaz como una señal de velocidad de datos dual (DDR) real y una señal DDR imaginaria.

Memorias direccionables por contenido y máquinas de estado para realizar correspondencias de tres bytes y para proporcionar protección contra errores

Número de patente 8.028.125

Se divulga un método y un sistema para detectar cadenas coincidentes en una cadena de caracteres que utiliza memoria direccionable de contenido.

Memorias direccionables por contenido y máquinas de estado para realizar coincidencias de tres bytes y coincidencias secundarias, y para proporcionar protección contra errores.

Número de patente 8.046.532

Se divulga un método y un sistema para detectar cadenas coincidentes en una cadena de caracteres que utiliza memoria direccionable de contenido utilizando coincidencias primarias y secundarias.

Frecuencia de actualización adaptativa para la compresión de encabezados en canales de propagación largos y métodos relacionados

Número de patente 8.060.646

Un sistema adaptativo de transmisión de paquetes de telecomunicaciones. Las implementaciones pueden incluir un motor de compresión configurado para comprimir un encabezado de al menos un paquete descomprimido y enviar al menos un paquete comprimido correspondiente al al menos un paquete descomprimido a través de un canal de comunicación acoplado al motor de compresión. Se puede incluir un calculador de tasa de refresco que está configurado para recibir al menos un error y al menos un éxito de un motor de descompresión y calcular una tasa de refresco adaptable basada en el al menos un error o el al menos un éxito. El calculador de frecuencia de actualización puede estar configurado para comunicar una frecuencia de actualización adaptable al motor de compresión. El motor de compresión puede estar configurado para transmitir al menos un paquete descomprimido a través del canal de comunicación de acuerdo con la tasa de refresco adaptativa recibida del calculador de tasa de refresco.

Asignación de códigos y reparación de árboles de Huffman

Patente número 8.106.797

Se divulga un método para asignar códigos a árboles Huffman y reparar árboles Huffman inválidos utilizando un delta calculado y moviendo nodos dentro del árbol Huffman ajustando sus entradas de registro de codificación.

Módem de procesamiento en ráfaga

Patente número 8.107.515

Un módem de procesamiento de ráfagas. Implementations may include a receive side including a channelizer adapted to process a plurality of channels and write a plurality of frames to a receive RAM array. A receive frame state machine may be adapted to generate a timing signal using a burst time plan for the plurality of frames. A demodulator may be coupled with the receive RAM array and adapted to read from the receive RAM array only the one or more bursts from the plurality of frames indicated by the timing signal. A transmit side may include a modulator coupled with a transmit frame state machine, with a transmit RAM array, and a combiner bank. The combiner bank may read the modulated plurality of channels from the transmit RAM array and assemble a plurality of frames using a timing signal generated from a burst time plan by the transmit frame state machine.

Métodos de encapsulación de paquetes de datos

Patente número 8.108.546

Un sistema de encapsulación de datos y métodos relacionados. Las implementaciones pueden incluir: formar al menos una trama que tenga una carga útil de datos, una secuencia de datos y uno o más bytes de control; evaluar los datos que se almacenarán en la carga útil de datos y establecer un valor de uno o más bytes de control, donde el valor de uno o más bytes de control puede ser igual a: un primer valor de byte de control donde uno o más valores de los datos se corresponden con el primer valor de byte de control; un segundo valor de byte de control que indica un tamaño de los datos; o un tercer valor de byte de control donde uno o más valores de los datos continúan más allá de la trama. El valor de cada uno de los uno o más bytes de control para cada una de las al menos una tramas puede ser igual al primero, segundo o tercer valor de byte de control.

Otras patentes de terceros

Cancelador adaptativo para sistemas de reutilización de frecuencias

Número de patente 6.859.641

Un cancelador de interferencias adaptativo para cancelar una señal interferente correspondiente a una versión retardada, traducida en frecuencia y desfasada en amplitud y fase de una señal transmitida contenida en una señal recibida compuesta retransmitida a través de un sistema de retransmisión tal como un transpondedor de satélite. El cancelador convierte digitalmente la señal recibida y una réplica local de la señal transmitida de FI a banda base, aplica una compensación variable de retardo y frecuencia a la réplica como corrección gruesa de retardo y frecuencia, y rastrea las diferencias finas de retardo, amplitud y fase utilizando un filtro adaptativo de respuesta al impulso finito para generar una señal de cancelación correspondiente a la versión retardada y desplazada en frecuencia. Un proceso de potencia de salida mínima produce una señal de error que impulsa el retardo variable y el filtro adaptativo para minimizar la potencia en la señal de interés con el fin de maximizar la cancelación de la señal interferente.

Análisis de frecuencias

Número de patente 6.907.083

An apparatus for frequency content separating an input signal is disclosed. The apparatus comprises a plurality of frequency splitting stages, each stage including one or more up-converter and down-converter pairs. Un par de convertidor ascendente y convertidor descendente sirve (i) para recibir una señal de entrada compleja que representa un ancho de banda de entrada y (ii) para emitir una primera señal de salida compleja que representa una porción superior del ancho de banda de entrada y una segunda señal de salida compleja que representa una porción inferior del ancho de banda de entrada. La porción superior y la porción inferior son contiguas y juntas representan la porción del ancho de banda de entrada.

Cancelador adaptativo para sistemas de reutilización de frecuencias

Patente número 7.228.104